[發(fā)明專利]請(qǐng)求信息的處理方法、裝置以及多處理器存儲(chǔ)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 200910091100.9
• 申請(qǐng)日: 2009-08-24
• 公開（公告）號(hào): CN101630303A
• 公開（公告）日: 2010-01-20
• 發(fā)明（設(shè)計(jì)）人: 劉昕
• 申請(qǐng)（專利權(quán)）人: 成都市華為賽門鐵克科技有限公司
• 主分類號(hào): G06F15/167
• 分類號(hào): G06F15/167;G06F12/08
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 劉 芳

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)管理技術(shù)，特別是涉及一種請(qǐng)求信息的處理方法、裝置以及多處理器存儲(chǔ)系統(tǒng)。?

背景技術(shù)

隨著存儲(chǔ)系統(tǒng)的不斷發(fā)展，目前的磁盤陣列存儲(chǔ)系統(tǒng)大部分都提供邏輯單元號(hào)(Logic?Unit?Number，LUN)一級(jí)的數(shù)據(jù)高速緩沖存儲(chǔ)器(cache)，用來提高存儲(chǔ)系統(tǒng)的性能。?

現(xiàn)有技術(shù)中的多處理器存儲(chǔ)系統(tǒng)中，對(duì)cache的管理一般采用集中式管理，cache是共享的，系統(tǒng)中的各中央處理器(Central?Processing?Unit，CPU)均可訪問共享的cache空間，每個(gè)CPU均可訪問具有相同邏輯塊地址(Logic?Block?Addressing，LBA)的讀寫請(qǐng)求信息，所有的cache空間被所有CPU集中共享，即CPU可訪問所有cache中存儲(chǔ)的數(shù)據(jù)。因此，對(duì)于集中式管理的cache需要采用鎖來進(jìn)行訪問互斥，以對(duì)共享數(shù)據(jù)進(jìn)行順序訪問，以保證每個(gè)CPU對(duì)cache訪問的有效性和可靠性。但是，鎖的頻繁使用會(huì)導(dǎo)致整個(gè)存儲(chǔ)系統(tǒng)的CPU占用率增加，降低整個(gè)存儲(chǔ)系統(tǒng)的數(shù)據(jù)處理能力和性能。?

綜上，發(fā)明人實(shí)現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)現(xiàn)有的多處理器存儲(chǔ)系統(tǒng)中，CPU可處理所有LBA對(duì)應(yīng)的請(qǐng)求信息，由于cache采用集中式管理，CPU訪問cache時(shí)需使用鎖保護(hù)，而頻繁的使用鎖操作會(huì)提高CPU的占用率，降低了CPU訪問cache的效率，降低整個(gè)存儲(chǔ)系統(tǒng)的讀寫性能。?

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種請(qǐng)求信息的處理方法、裝置以及多處理器存儲(chǔ)系統(tǒng)，可有效降低CPU的占用率，提高CPU訪問cache的效率和存儲(chǔ)系統(tǒng)的讀寫性能。?

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種請(qǐng)求信息的處理方法，包括：?

根據(jù)接收的請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址，確定所述請(qǐng)求信息歸屬的中央處理器；?

將所述請(qǐng)求信息發(fā)送至所述請(qǐng)求信息歸屬的中央處理器，由所述中央處理器對(duì)所述請(qǐng)求信息進(jìn)行處理；?

所述根據(jù)接收的請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址，確定所述請(qǐng)求信息歸屬的中央處理器包括：?

根據(jù)各中央處理器管理的地址范圍，對(duì)接收到的請(qǐng)求信息進(jìn)行分解，使得分解后的各請(qǐng)求信息要訪問的存儲(chǔ)空間的邏輯塊地址分別歸屬于不同中央處理器管理的范圍；?

根據(jù)分解后的各請(qǐng)求信息要訪問的存儲(chǔ)空間的邏輯塊地址，確定分解后的各請(qǐng)求信息歸屬的中央處理器。?

本發(fā)明實(shí)施例還提供了一種請(qǐng)求信息處理裝置，包括：?

歸屬確定模塊，用于根據(jù)接收的請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址，確定所述請(qǐng)求信息歸屬的中央處理器；?

請(qǐng)求發(fā)送模塊，用于將所述請(qǐng)求信息發(fā)送至所述請(qǐng)求信息歸屬的中央處理器，由所述中央處理器對(duì)所述請(qǐng)求信息進(jìn)行處理；?

所述歸屬確定模塊包括：?

第一分解單元，用于根據(jù)各中央處理器管理的地址范圍，對(duì)接收到的請(qǐng)求信息進(jìn)行分解，使得分解后的各請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址分別歸屬于不同中央處理器管理的范圍；?

第一歸屬單元，用于根據(jù)分解后的各請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址，確定所述分解后的各請(qǐng)求信息歸屬的中央處理器。?

本發(fā)明實(shí)施例還提供了一種多處理器存儲(chǔ)系統(tǒng)，包括至少兩個(gè)中央處理器和與各中央處理器連接的存儲(chǔ)裝置，以及與各中央處理器連接的請(qǐng)求信息處理裝置，其中，所述請(qǐng)求信息裝置包括：?

歸屬確定模塊，用于根據(jù)接收的請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的?邏輯塊地址，確定所述請(qǐng)求信息歸屬的中央處理器；?

請(qǐng)求發(fā)送模塊，用于將所述請(qǐng)求信息發(fā)送至所述請(qǐng)求信息歸屬的中央處理器，由所述中央處理器對(duì)所述請(qǐng)求信息進(jìn)行處理；?

所述歸屬確定模塊包括：?

第一分解單元，用于根據(jù)各中央處理器管理的地址范圍，對(duì)接收到的請(qǐng)求信息進(jìn)行分解，使得分解后的各請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址分別歸屬于不同中央處理器管理的范圍；?

第一歸屬單元，用于根據(jù)分解后的各請(qǐng)求信息中攜帶的要訪問的存儲(chǔ)空間的邏輯塊地址，確定所述分解后的各請(qǐng)求信息歸屬的中央處理器。?