[發明專利]一條指令完成一次反量化的微處理器實現方法

無效

• 申請號: 200910090203.3
• 申請日: 2009-07-31
• 公開（公告）號: CN101615111A
• 公開（公告）日: 2009-12-30
• 發明（設計）人: 何虎;劉源;沈鉦;王增麗
• 申請（專利權）人: 清華大學
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京市立方律師事務所
• 代理人: 張 磊

技術領域

本發明涉及計算機技術領域，特別涉及一種一條指令完成一次反量化的微處理器實現方法。

背景技術

微處理器是一個集成在一片上的半導體集成電路，包括對一系列算術邏輯操作的控制和執行。微處理器大致可以分為兩類：通用微處理器和專用微處理器。通用微處理器可以使用戶通過編程的方法實現廣泛的功能，因此常在個人電腦(PC)上用作中央處理器(CPU)。與之對應的是，專用處理器只用于特定的環境，因為知道處理器的主要功能，設計者就可以使用需求來建立處理器結構，使得在性能上專用處理器的專用單元可以比通用處理器對應單元顯著增強。

數字信號處理就是專用處理器的一個典型應用。數字信號處理包括信號獲取，信號傳輸，信號處理，使用大量技術的一種專用微處理器即數字信號處理器(DSP)。數字信號處理需要處理大量數據，為了適應此特征，數字信號處理器優化了密集運算和存儲器訪問的效率。比如，在快速傅里葉變換(FFTs)和數字濾波器的實現中包括大量重復操作比如乘加和位移，數字信號處理器提供了特別的功能以適應這些重復的操作，使得在實時應用比如圖像和聲音處理中其性能比起通用處理器有很大的提升。

DSP在目前的電子產品中有廣泛的應用，比如數字電話，視頻會議設備，復雜自動化系統等。可以預見的是，DSP在將來會有更多的數字系統中能有更廣泛的應用。

目前，微處理器設計者正在努力開發指令并行度以增加微處理器的性能。應用于現代處理器中的一種并行結構，具有取指指令包和多個執行指令包以及多個功能單元，參見超長指令字(VLIW)結構。

設計者也使用一些通用于微處理器的方法成功提升了DSP的性能。包括，增加時鐘速度，在電路結構中消除數據處理的瓶頸，在處理器中增加更多的執行單元，增加編譯器的調度能力以產生更有效的執行代碼。

現有技術存在的缺點是，當前微處理器的性能還有待提升。

發明內容

本發明的目的旨在至少解決上述技術缺陷之一，特別是解決現有微處理器性能不足的問題。

為達到上述目的，本發明一方面提出一種一條指令完成一次反量化的微處理器實現方法，包括以下步驟：解碼級解析指令，并產生操作碼；根據所述解析指令從源寄存器中獲取操作數；根據所述操作數的符號對所述操作數進行反量化操作，并將結果存入目標寄存器。

在本發明的一個實施例中，所述根據操作數的符號對所述操作數進行反量化操作包括：如果所述操作數的符號為正，則取所述操作數的低n-1位并在最低位補0，之后加1；如果所述操作數的符號為負，則取所述操作數的低n-1位并在最低位補0，之后，并減1；如果所述操作數的符號為零，則將結果置為0。

在本發明的一個實施例中，所述操作數為32位。

在本發明的一個實施例中，所述操作數的第32位為符號位。

在本發明的一個實施例中，根據所述操作數的第32位判斷所述操作數的正負。

在本發明的一個實施例中，所述微處理器包括一個指令獲取單元、指令分發單元、六個執行單元XA，XM，XD，YA，YM，YD、和三組通用寄存器堆X，Y，G。

在本發明的一個實施例中，各個執行單元與寄存器的連接是完全對稱的。

通過本發明能夠實現一條指令完成一次反量化的功能，從而能夠有效地提高處理器的性能。本發明正是在VLIW架構下，通過適當的數學變形，實現單條指令完成一次反量化的運算，從而為常用運算增加硬件支持，提高處理器面向特定應用的處理性能。

本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐了解到。

附圖說明

本發明上述的和/或附加的方面和優點從下面結合附圖對實施例的描述中將變得明顯和容易理解，其中：

圖1為本發明實施例的處理器結構圖；

圖2為本發明實施例中執行單元與寄存器的連接結構圖；

圖3為本發明實施例的XA單元功能框圖；

圖4所示，為本發明實施例的DQUANT指令執行過程；

圖5為本發明實施例的處理器流水級；

圖6為本發明處理器實現了一條指令完成一次反量化的流程圖。

具體實施方式

下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發明，而不能解釋為對本發明的限制。