[發(fā)明專利]一種基于FPGA的LDPC譯碼器的譯碼碼字的高效存儲方法

有效

• 申請?zhí)枺?/td>: 200910089662.X
• 申請日: 2009-07-23
• 公開（公告）號: CN101599302A
• 公開（公告）日: 2009-12-09
• 發(fā)明（設計）人: 謝天嬌;王菊花;宋穎;楊新權;李立
• 申請（專利權）人: 西安空間無線電技術研究所
• 主分類號: G11C16/06
• 分類號: G11C16/06;H03M13/03;H04L29/02
• 代理公司: 中國航天科技專利中心
• 代理人: 安 麗

1.一種基于FPGA的LDPC譯碼器的譯碼碼字的高效存儲方法，其特征 在于：所述的LDPC譯碼器結構包括存儲位寬均為(Q+1)bits的存儲塊RAM_f 和RAM_m，變量節(jié)點處理單元VNU，校驗節(jié)點處理單元CNU，校驗方程計 算單元PCU；方法步驟如下：

(1)初始化步驟：LDPC譯碼器將接收到的位寬為Q?bits的信道信息擴展 為(Q+1)bits后存儲到RAM_f中，將RAM_m初始化為全零，迭代次數iter 初始化為0，最大迭代次數為MAX_ITER；

(2)變量節(jié)點的更新步驟：

a)從存儲塊RAM_f和RAM_m中分別讀出(Q+1)bits的數據A和B；

b)將數據A和B分別拆分為Q?bits的數據和1bit的數據；其中，數據A 拆分成Q?bits的信道信息A1和1bit的碼字信息A0；數據B拆分成Q?bits的 外信息B1和1bit的碼字信息B0；

c)將信道信息A1和外信息B1輸入給變量節(jié)點處理單元VNU，變量節(jié)點 處理單元VNU對輸入的信息進行處理后得到更新的信道信息A1_new，外信息 B1_new及本次迭代產生的譯碼碼字C0_new；

d)將更新的信道信息A1_new與譯碼碼字C0_new合并成一個(Q+1)bits 的A_new并按照讀出數據A的地址寫回到存儲塊RAM_f中，更新的外信息 B1_new與譯碼碼字C0_new合并成一個(Q+1)bits的B_new，并將B_new 按照讀出數據B的地址寫回存儲塊RAM_m中，做為RAM_m中存儲的新的數 據B；

(3)校驗節(jié)點的更新步驟：

i，從存儲塊RAM_m中讀出(Q+1)bits的數據B，將數據B拆分成Q?bits 的外信息B1和1bit的碼字信息B0；

ii，將步驟i的外信息B1輸入給校驗節(jié)點處理單元CNU，將碼字信息B0 輸入給校驗方程計算單元PCU；校驗節(jié)點處理單元CNU進行處理后得到更新 的Q?bits外信息B1_new，將更新的Q?bits的外信息B1_new擴展為一個(Q+1) bits的B_new，并將該B_new按照讀出數據B的地址寫回RAM_m中，做為 RAM_m中存儲的新的數據B；校驗方程計算單元PCU對碼字信息B0進行計 算處理后得到伴隨式向量s；本次迭代結束，迭代次數iter加1；

iii，判斷伴隨式向量s是否為零或者迭代次數是否達到MAX_ITER；若 s＝0，則表示此次更新的譯碼碼字為許用碼字，轉步驟iv；若s≠0且 iter＝MAX_ITER，則停止迭代，譯碼失敗，轉步驟iv；否則，從步驟(2)開始 繼續(xù)迭代；

iv，從存儲塊RAM_f中讀出數據A_new，將A_new的最高位拆分出來即 為需要輸出的譯碼碼字。