[發(fā)明專利]一種CMOS電路單粒子瞬態(tài)的建模方法

有效

• 申請?zhí)枺?/td>: 200910089598.5
• 申請日: 2009-07-22
• 公開（公告）號: CN101964005A
• 公開（公告）日: 2011-02-02
• 發(fā)明（設(shè)計）人: 畢津順;海潮和;韓鄭生;羅家俊
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L27/092
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周國城

1.一種CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，該方法包括：

A、將單粒子入射節(jié)點處的電荷收集機制采用瞬態(tài)電流源來表示；

B、在瞬態(tài)失效分析時將CMOS電路分為不同的級段，每個級段均由NMOS模塊和PMOS模塊構(gòu)成；

C、將CMOS電路單粒子瞬態(tài)簡化為輸出節(jié)點集總有效負載電容C、有效電阻R和瞬態(tài)電流源的并聯(lián)回路；

D、推導(dǎo)出單粒子瞬態(tài)脈沖寬度表達式和瞬態(tài)脈沖峰值表達式；

E、當(dāng)單粒子入射節(jié)點瞬態(tài)脈沖峰值超過V_DD/2時，認為發(fā)生單粒子翻轉(zhuǎn)錯誤。

2.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟A中所述的瞬態(tài)電流源表達式為Ip(t)＝I₀(e^-t/τα-e^-t/τβ)，I₀是最大電荷收集電流，τα是結(jié)收集時間常數(shù)，τβ是初始建立離子軌跡的時間常數(shù)。

3.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟B中所述的在瞬態(tài)失效分析時將CMOS電路分為不同的級段，這種方法與邏輯電路級設(shè)計時序分析方法類似，每個級段均由NMOS模塊和PMOS模塊構(gòu)成。

4.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟C中所述的有效電阻R，在NMOS模塊開啟時為有效下拉電阻，在PMOS模塊開啟時為有效上拉電阻。

5.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟D中所述的單粒子瞬態(tài)脈沖寬度表達式為單粒子瞬態(tài)脈沖峰值為Vpeak=I0ταRτα-RC((ταRC)RC/(RC-τα)-(ταRC)τα/(RC-τα)).]]>

6.根據(jù)權(quán)利要求1所述的CMOS電路單粒子瞬態(tài)的建模方法，其特征在于，步驟E中所述的當(dāng)單粒子入射節(jié)點電壓改變超過V_DD/2時，認為發(fā)生單粒子翻轉(zhuǎn)錯誤，對于邏輯閾值不等于V_DD/2的情況，只需調(diào)整V_peak，并不影響模型等式的正確性。