[發明專利]一種消除只讀存儲器位線間耦合串擾的方法和結構

有效

• 申請號: 200910088802.1
• 申請日: 2009-07-16
• 公開（公告）號: CN101958143A
• 公開（公告）日: 2011-01-26
• 發明（設計）人: 尤揚;張建平
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/02;G11C17/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明用于徹底地消除CMOS只讀存儲器(ROM)位線間的耦合串擾。屬于集成電路電路設計領域的技術方案。

背景技術

目前，只讀存儲器(ROM)被廣泛用于片上系統(SoC)設計。與其他非揮發性存儲器(NVM)相比，其有版圖面積小，功耗低，工藝兼容性好，制作成本小等特點，是包括非接觸式智能卡產品在內的低功耗、成本敏感型應用的主要只讀存取方案之一。

如圖1，只讀存儲器從結構上一般可分為存儲陣列7，地址譯碼8，列地址選通9，時序控制10和讀出電路11五個部分。存儲陣列中，每個位線和字線的組合會唯一選定一個特定的存儲單元，比如字線WL[j]和位線BL[i-1]唯一選定存儲單元32，字線WL[j]和位線BL[i]唯一選定存儲單元33。在讀取開始前，需要先給位線進行充電，高速設計會對所有位線進行充電，而在低功耗設計中常采用只對選中的位線進行選擇性地充電。選定的存儲單元在讀取的過程中會對自己所在位線進行放電或無操作。這里設定如圖1中存儲單元32這樣用黑色方塊表示的存儲單元在讀取時的行為是對對應的位線放電，而如存儲單元33這樣用白色方塊表示的存儲單元在讀取時的行為是對對應的位線無操作。

由于位線間會存在寄生耦合電容3和5，一條位線的放電行為會對相鄰的位線電位產生串擾干擾。比如存儲單元32對位線BL[i-1]的放電會通過耦合電容3在位線BL[i]上形成干擾電流，此干擾電流在位線BL[i]上高阻抗點會產生突然的電壓下降。由于正常情況下BL[i]對應的存儲單元33不會對位線BL[i]進行操作，所以如果這時選中的位線正好是BL[i]，這種耦合過來的電壓降會造成讀出放大器(SA)對位線BL[i]信號的錯誤讀取，產生誤碼。這種干擾會在兩種情況下變得更加顯著，一是左右相鄰位線BL[i-1]和BL[i+1]甚至BL[i-2]和BL[i+2]同時對受害位線BL[i]進行耦合干擾時；二是如果讀出放大電路的輸入端是高阻時，位線上很小的耦合電流變化都會在此點產生較大的電壓波動，造成讀出放大器的誤碼。

先前的技術方案如US?Patent?US7289376B2、Meng-Fan?Chang等的論文《A?fullCode-Patterns?Coverage?High-Speed?Embedded?ROM?Using?Dynamic?Virtual?GuardianTechnique》(IEEE?JSSC?VOL.41，NO.2，Feb，2006)和T.Tanaka等的論文《A?quick?intelligentpage-programming?architecture?and?a?shielded?bitline?sensing?method?for?3V-only?NANDflash?memory》(IEEE?JSSC?VOL.29，NO.11Nov，1994)對于此問題的解決是在讀取時將與位線BL[i]直接相鄰的兩條位線BL[i-1]和BL[i+1]臨時鉗位接地，形成屏蔽線來避免串擾的發生，如圖2所示。盡管此類方法可以避免位線串擾，但在以下3種情況時仍會出現屏蔽失效的情況。

1，單條位線屏蔽效果并不是完美的。在直接相鄰位線BL[i-1]和BL[i+1]接固定電位用作屏蔽時，間隔相鄰位線間的耦合電容5仍然會造成BL[i-2]及BL[i+2]對BL[i]的干擾，T.Tanaka的論文中說明了屏蔽條件下此類電容5的存在。在工藝發生偏差以及讀出放大器靈敏性高的情況下，這種間隔位線間的耦合干擾仍可能造成誤碼。

2，奇異的存儲陣列布局。比如相鄰位線不等長，混合布局等相鄰位線屏蔽徹底失效的情況。這類情況可能會發生在特殊的定制設計中。

3，無列選通的存儲陣列。這時所有的位線都是被選中的，沒有可利用的屏蔽資源，所以相鄰位線屏蔽也會徹底失效。這類情況會發生在大位寬的設計中。

本技術方案中全位線鉗位方案用于消除前兩種情況下的位線間耦合串擾；時分位線鉗位屏蔽方案用于消除第三種情況下的位線間耦合串擾。

發明內容

本發明提出一種可以徹底消除存儲器位線間耦合串擾的技術方案。