[發明專利]一種可降級的三機冗余容錯系統

有效

• 申請號: 200910086598.X
• 申請日: 2009-06-12
• 公開（公告）號: CN101576836A
• 公開（公告）日: 2009-11-11
• 發明（設計）人: 徐利杰;王青;董朝陽;陳威
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G06F11/18
• 分類號: G06F11/18
• 代理公司: 北京科迪生專利代理有限責任公司
• 代理人: 成金玉;盧 紀

1.一種可降級的三機冗余容錯系統，其特征在于：它由A機、B機和C機三個結構相同的單機、公共存儲器、仲裁切換單元及三機的輸出驅動器組成；A機、B機和C機通過讀寫公共存儲器內的單機輸出結果實現三機間處理結果的交換，從而進行三機表決；此外，A機、B機和C機還能通過讀寫公共存儲器內的進程信息實現三機或雙機的同步；A機、B機、C機之間互相連接，彼此都能讀取對方當前是否正常工作的狀態信息；A機、B機、C機還與仲裁切換單元連接，向仲裁切換單元提供自身狀態信息，由仲裁切換單元協調進行三機工作/雙機工作/單機工作的冗余系統降級以及單機工作/雙機工作/三機工作的冗余系統重構，仲裁切換單元還連接于三機的輸出驅動器，決定A機、B機和C機對輸出線的使用權，對于正常工作的三機，輸出具有優先級順序依次為A機-B機-C機；

所述的每個單機的硬件單元包括CPU模塊、供配電模塊、數據采集模塊、存儲模塊、輸出模塊和數據接口模塊；軟件模塊包括：脈沖檢測模塊、表決器模塊、自檢測模塊；供配電模塊在仲裁切換單元的控制下完成單機重啟或永久斷電將單機切出的操作，存儲模塊存儲待執行的程序和CPU模塊處理結果，數據采集模塊負責將輸入數據轉換為數字量輸入給CPU模塊，輸出模塊將CPU模塊的輸出轉化為所需的輸出信號類型，數據接口模塊實現CPU模塊與公共存儲器及容錯冗余控制器的數據交換；脈沖檢測模塊檢測來自仲裁切換單元發出的采樣脈沖信號，作為CPU模塊一個采樣處理周期的開始；表決器模塊采用三取二多數表決方式，表決器模塊執行本機輸出結果和表決器模塊結果比對的任務；CPU模塊首先采集輸入數據并進行運算處理，處理完后將結果存入公共存儲器內的單機處理結果存儲區，同時完成對公共存儲器的處理結果存儲區和輸出驅動器的輸出端口的自檢，僅當公共存儲器的處理結果存儲區和輸出驅動器的輸出端口自檢結果均正常時，CPU模塊才認為單機自檢通過，并向仲裁切換單元發出心跳信號；

所述的表決器模塊采用冗余設計，確保在單機中的一個表決器模塊故障時，系統仍能進行正常的三機表決；

所述仲裁切換單元包括時鐘模塊、容錯冗余控制器、優先級控制器；時鐘模塊為三個單機中的CPU模塊時鐘與容錯冗余控制器提供時鐘信號，從而實現全局時鐘同步，同時時鐘模塊還向三個單機發送采樣脈沖信號；優先級控制器與容錯冗余控制器相連接，并讀取容錯冗余控制器內的三個單機輸出允許信號；容錯冗余控制器為整個冗余容錯系統的核心，它與三個單機進行交互，對單機的輸出結果連續錯誤、連續重啟進行計數，還對單機自檢輸出的心跳信號進行監測，經過邏輯判斷對單機的供配電模塊發出重啟指令以及永久性切出指令。

2.根據權利要求1所述的可降級的三機冗余容錯系統，其特征在于：所述的公共存儲器為三口RAM，包含三個單機處理結果存儲區和進程信息存儲區兩部分，A機、B機和C機在處理結果存儲區和進程信息存儲區內有相對獨立的存儲空間，處理結果存儲區用于存儲單機的處理結果，進程信息存儲區用于存儲單機的狀態信息。

3.根據權利要求1所述的可降級的三機冗余容錯系統，其特征在于：所述的對公共存儲器的處理結果存儲區的自檢方法為：在單機執行完存儲處理結果后，CPU模塊通過總線讀出存儲在公共存儲器中處理結果存儲區內的處理結果，然后與CPU模塊緩沖區內的處理結果進行比對，如果一致則表示檢測結果正常，否則檢測結果異常。

4.根據權利要求1所述的可降級的三機冗余容錯系統，其特征在于：所述的對輸出驅動器的輸出端口的自檢方法為：CPU模塊通過I/O線向輸出驅動器發送一位數據，在驅動器一端的I/O線設置一個回送機構，將發送的數據回送給CPU模塊，CPU模塊對發出的數據和接收到的數據進行比對，如果二者一致則表明單機與輸出驅動器之間的連接完好，否則認為單機與輸出驅動器之間的連接存在故障。