[發明專利]數字控制且級數可調的環形振蕩器

有效

• 申請號: 200910085707.6
• 申請日: 2009-05-27
• 公開（公告）號: CN101567678A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 喬飛;彭錦;楊華中
• 申請（專利權）人: 清華大學
• 主分類號: H03K3/86
• 分類號: H03K3/86;H03L7/099
• 代理公司: 北京眾合誠成知識產權代理有限公司
• 代理人: 朱 琨

1.數字控制且級數可調的環形振蕩器，其特征在于，

由6個延時單元(D1～D6)、10個傳輸門(TG1～TG10)和一個控制電路共同組成，其中：

第一延時單元(D1)、第二延時單元(D2)、第四延時單元(D4)、第五延時單元(D5)共4個延時單元組成4級環形振蕩器，其工作時其余各級環形振蕩器斷開；

所述第一延時單元(D1)、所述第二延時單元(D2)、所述第四延時單元(D4)、所述第五延時單元(D5)、以及第三延時單元(D3)共5個延時單元組成5級環形振蕩器，其工作時其余各級環形振蕩器斷開；

所述第一到第五延時單元(D1～D5)、以及第六延時單元(D6)共6個延時單元組成6級環形振蕩器，其工作時其余各級環形振蕩器斷開；

所述10個傳輸門(TG1～TG10)分別控制所述各延時單元的接入與隔離；

所述控制電路控制傳輸門的通斷；

所述各個延時單元(D)均含有：5個PMOS管(MP1～MP5)和4個NMOS管(MN1～MN4)，其中：

第一PMOS管(MP1)，柵極接控制電壓(VC)，源級接電源電壓(VDD)，

第三PMOS管(MP3)和第四PMOS管(MP4)，源級互連后接所述第一PMOS管(MP1)的源級，而所述第三PMOS管(MP3)的柵極接所述第四PMOS管(MP4)的漏級，所述第四PMOS管(MP4)的柵極接所述第三PMOS管(MP3)的漏級，

第二PMOS管(MP2)和第五PMOS管(MP5)，所述第二PMOS管(MP2)的柵極和本身的漏級相連后再與所述第三PMOS管(MP3)的漏級互連，構成第一輸出端(OUT1)，所述第五PMOS管(MP5)的柵極和本身的漏級相連后再與所述第四PMOS管(MP4)的漏級互連，構成第二輸出端(OUT2)，所述第二PMOS管(MP2)和所述第五PMOS管(MP5)兩者的源級相連后再與所述第一PMOS管(MP1)的漏級相連，

第一NMOS管(MN1)，柵極接所述第一輸出端(OUT1)，漏級接所述第二輸出端(OUT2)，而源級接地，

第二NMOS管(MN2)，柵極接所述第二輸出端(OUT2)，漏級接所述第一輸出端(OUT1)，而源級接地，

第三NMOS管(MN3)，柵極接第一輸入端(IN1)，漏級接所述第一輸出端(OUT1)，而源級接地，

第四NMOS管(MN4)，柵極接第二輸入端(IN2)，漏級接所述第二輸出端(OUT2)，而源級接地，

所述各個傳輸門(TG)，各由一個PMOS管和一個NMOS管組成，所述PMOS管的柵極為第一數字電壓控制信號輸入端，簡稱第一控制端，下同；襯底接所述電源電壓(VDD)，所述NMOS管的柵極接第二數字電壓控制信號輸入端，簡稱第二控制端，下同；襯底接地，所述PMOS管的源級和所述NMOS管的漏級相連后構成所述傳輸門(TG)的輸入端，而所述PMOS管的漏級和所述NMOS管的源級相連后構成所述傳輸門(TG)的輸出端(OUT)，

所述6個延時單元(D1～D6)和所述10個傳輸門(TG1～TG10)按下述方式連接并接入6個用高低電位表示的數字電壓控制信號(VCO1～VCO6)后構成所述的數字控制且級數可調的環形振蕩器，

所述第一傳輸門(TG1)，其所述第一控制端為所述第二數字電壓控制信號(VCO2)的輸入端；所述第二控制端為所述第一數字電壓信號(VCO1)輸入端；所述第一傳輸門(TG1)的輸入端(IN1)同時連接到所述第七傳輸門(TG7)的輸出端(OUT7)，第九傳輸門(TG9)的輸出端(OUT9)、以及所述第五延時單元(D5)的第一輸入端(IN1)、所述第一傳輸門(TG1)的輸出端同時連接到所述第二延時單元(D2)的第二輸出端(OUT2)以及所述第三傳輸門(TG3)的輸出端(OUT3)，

所述第二傳輸門(TG2)，其第一控制端為所述第二數字電壓控制信號(VCO2)輸入端，所述第二控制端為所述第一數字電壓控制信號(VCO1)輸入端，所述第二傳輸門(TG2)的輸入端(IN2)，同時連接到所述第二延時單元(D2)的第一輸出端(OUT1)，以及所述第四傳輸門(TG4)的輸出端，所述第二傳輸門(TG2)的輸出端(OUT2)同時連接到所述第五延時單元(D5)的第二輸入端(IN2)、以及所述第十傳輸門的輸出端和所述第八傳輸門的輸出端，

所述第三傳輸門(TG3)，其所述第一控制端為所述第一數字電壓控制信號(VCO1)輸入端，所述第二控制端為所述第二數字電壓控制信號(VCO2)輸入端，所述第三傳輸門(TG3)的輸入端(IN3)與所述第三延時單元(D3)的第一輸入端(IN1)相連，

所述第四傳輸門(TG4)，其所述第一控制端為所述第一數字電壓控制信號(VCO1)的輸入端，所述第二控制端為所述第二數字電壓控制信號(VCO2)的輸入端，所述第四傳輸門(TG4)的輸入端(IN4)與所述第三延時單元(D3)的第二輸入端(IN2)相連，

所述第五傳輸門(TG5)，其所述第一控制端為所述第四數字電壓控制信號(VCO4)輸入端，第二控制端為所述第三數字信號電壓控制信號(VCO3)輸入端，所述第五傳輸門(TG5)的輸入端(IN5)同時連接到所述第三延時單元(D3)的第一輸出端(OUT1)、以及所述第八傳輸門(TG8)的輸入端(IN8)，所述第五傳輸門(TG5)的輸出端連接到所述第六延時單元(D6)的第二輸入端(IN2)，

所述第六傳輸門(TG6)，其所述第一控制端為所述第四數字電壓控制信號(VCO4)輸入端，所述第二控制端為所述第三數字電壓控制信號(VCO3)輸入端，所述第六傳輸門(TG6)的輸入端(IN6)與所述第六延時單元(D6)的第一輸入端(IN1)相連，所述第六傳輸門(TG6)的輸出端(OUT6)同時連接到所述第七傳輸門(TG7)的輸入端(IN7)、以及所述第三延時單元(D3)的第二輸出端(OUT2)，

所述第七傳輸門(TG7)，其所述第一控制端為所述第六數字電壓控制信號(VCO6)輸入端，所述第七傳輸門(TG7)的第二控制端為所述第五數字電壓控制信號(VCO5)輸入端，

所述第八傳輸門(TG8)，其所述第一控制端為所述第六數字電壓控制信號(VCO6)輸入端，所述第八傳輸門(TG8)的第二控制端為所述第五數字電壓控制信號(VCO5)輸入端，

所述第九傳輸門(TG9)，其所述第一控制端為所述第四數字電壓控制信號(VCO4)輸入端，所述第九傳輸門(TG9)的第二控制端為所述第三數字電壓控制信號(VCO3)輸入端，所述第九傳輸門(TG9)的輸入端(IN9)與所述第六延時單元(D6)的第二輸出端(OUT2)相連，

所述第十傳輸門(TG10)，其所述第一控制端為所述第四數字電壓控制信號(VCO4)的輸入端，所述第十傳輸門(TG10)的第二控制端為所述第三數字電壓控制信號(VCO3)的輸入端，所述第十傳輸門(TG10)的輸入端(IN10)與所述第六延時單元(D6)的第一輸出端(OUT1)相連，

所述第一延時單元(D1)，其第一輸出端(OUT1)與所述第二延時單元(D2)的第二輸入端(IN2)相連，該第一延時單元(D1)的第二輸出端(OUT2)與所述第二延時單元(D2)的第一輸入端(IN1)相連，該第一延時單元(D1)的第一輸入端(IN1)與所述第四延時單元(D4)的第一輸出端(OUT1)相連，該第一延時單元(D1)的第二輸入端(IN2)與所述第四延時單元(D4)的第二輸出端(OUT2)相連，

所述第四延時單元(D4)，其第一輸入端(IN1)與所述第五延時單元(D5)的第二輸出端(OUT2)相連，該第四延時單元(D4)的第二輸入端與所述第五延時單元(D5)的第一輸出端(OUT1)相連，

設定：兩位輸入控制字的高位表示所述控制電路第一輸入端(VC1)，低位表示所述控制電路第二輸入端(VC2)，

則所述控制字為“00”或“01”時，只有第一傳輸門和第二傳輸門導通，其它所述傳輸門關斷，四級環形振蕩器工作，

所述控制字為“11”時，只有第三傳輸門、第四傳輸門、第七傳輸門和第八傳輸門導通，其它所述傳輸門關斷，五級環形振蕩器工作，

所述控制字為“10”時，只有第三傳輸門、第四傳輸門、第五傳輸門、第六傳輸門、第九傳輸門和第十傳輸門導通，其它所述傳輸門關斷，六級環形振蕩器工作，

所述三個不同級數的環形振蕩器，其各級共同的各個延時單元的輸出都可作為各級環形振蕩器的輸出；

所述控制電路含有：四個反相器(I1、I2、I3、I4)，兩個與非門(N1、N2)，其中：

第一輸入端的輸入電壓(VC1)分為三路輸入：第一路所述第一輸入端的輸入電壓(VC1)直接構成所述第一數字電壓控制信號(VCO1)，第二路所述第一輸入端的輸入電壓(VC1)經所述第一反相器(I1)后構成所述第二數字電壓控制信號(VCO2)，第三路所述第一輸入端的輸入電壓(VC1)分別構成所述第一與非門(N1)的和第二與非門(N2)的第一輸入信號，

第二輸入端的輸入電壓(VC2)分為兩路輸入，第一路所述第二輸入端的輸入電壓(VC2)經所述第二反相器(I2)后構成所述第一與非門(N1)的第二輸入信號，該第一與非門(N1)的輸出在直接構成所述第三數字電壓控制信號(VCO3)的同時，又經所述第三反相器(I3)輸出所述第四數字電壓控制信號(VCO4)，所述第二輸入端的輸入電壓(VC2)同時又作為所述第二與非門(N2)的第二輸入信號輸入到該第二與非門(N2)，所述第二與非門(N2)的輸出在直接構成所述第五數字電壓控制信號(VCO5)的同時，又經所述第四反相器(I4)得到所述第六數字電壓控制信號(VCO6)。