[發明專利]半導體器件的柵極摻雜方法有效

申請號：	200910084127.5	申請日：	2009-05-20
公開（公告）號：	CN101894749A	公開（公告）日：	2010-11-24
發明（設計）人：	趙猛	申請（專利權）人：	中芯國際集成電路制造(北京)有限公司
主分類號：	H01L21/28	分類號：	H01L21/28;H01L21/265;H01L21/336
代理公司：	北京德琦知識產權代理有限公司 11018	代理人：	牛崢;王麗琴
地址：	100176 北京***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	半導體器件柵極摻雜方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及半導體制造領域，特別涉及一種半導體器件的柵極摻雜方法。

背景技術

隨著電子設備的廣泛應用，半導體的制造工藝得到了飛速的發展，半導體器件的特征尺寸也越來越小，半導體器件中的柵極特性也變得越來越重要。為了減小半導體器件中的柵極電阻，高濃度摻雜工藝被使用在源漏極的摻雜及柵極的預摻雜過程中。然而，隨著半導體器件的柵極高度減小，在柵極的預摻雜過程中采用的高濃度摻雜工藝，會使預摻雜雜質穿透半導體器件襯底，嚴重影響最終得到半導體器件性能。

圖1a～1f所示為現有技術半導體器件摻雜過程的剖面結構圖。現有技術半導體器件的摻雜過程包括以下步驟：

步驟一，對半導體器件襯底101中的阱進行離子注入，制造倒摻雜阱100，如圖1a所示。

在本步驟中，倒摻雜阱用于制造場效應管(MOSFET)的擴散區。

步驟二，參見圖1b，在襯底101上形成柵氧化層102和多晶硅層103，以離子注入10的方法對多晶硅層103進行預摻雜注入；

在本步驟中，對于N型的MOSFET，預摻雜雜質為磷；對于P型的MOSFET，預摻雜雜質為硼或氟化硼。

步驟三，參見圖1c，對多晶硅層103和柵氧化層102利用光刻、蝕刻工藝形成柵極203，進行再次氧化后，以離子注入20的方法進行輕摻雜。

步驟四，參見圖1d，由于多晶硅層103在摻雜的過程中受到注入離子的撞擊，導致硅結構的晶格發生損傷，為恢復損傷，離子注入20后進行快速熱退火處理，并利用沉積、蝕刻工藝形成側壁層204。

步驟五，參見圖1e，以離子注入30的方法對柵極203和柵極203兩側的襯底101進行摻雜，形成漏極301和源極302。

步驟六，參見圖1f，采用自對準硅化物(SAB)的方法沉積鎳，形成鎳化硅層401，然后進行快速退火處理后，采用化學方法刻蝕掉未反應的鎳。

在步驟二中，為了防止預摻雜雜質穿透多晶硅層103，采用離子注入的方法進行預摻雜時，采用低能量或/和低濃度的預摻雜雜質。但是，這樣進行摻雜后，柵極中的預摻雜雜質會減少且增大柵氧化層102的電學厚度，最終得到的半導體器件工作性能不能滿足要求，如閾值電壓增大、柵極電阻增大及柵極的耗盡效應(poly?depletion)受到影響等。

發明內容

有鑒于此，本發明提供一種半導體器件的柵極摻雜方法，該方法解決的問題為：在保證半導體器件性能能滿足要求的情況下，在預摻雜過程中防止預摻雜雜質穿透多晶硅層；且降低柵極電阻、減少柵氧化層的電學厚度、及改善柵極的耗盡效應。

為達到上述目的，本發明實施例的技術方案具體是這樣實現的：

一種半導體器件的柵極摻雜方法，該方法應用于柵極的預摻雜過程，該方法包括：

將碳和用于形成非晶態層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層后，將預摻雜雜質離子注入到半導體器件襯底上形成的氧化層和多晶硅層；

光刻半導體器件襯底上形成的氧化層和多晶硅層形成柵極，再次氧化后，進行輕摻雜；

進行快速退后，刻蝕氧化層和多晶硅層，形成柵極。

所述將碳和用于形成非晶態層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層為：

先將碳離子注入到半導體器件襯底上形成的氧化層和多晶硅層；然后將用于形成非晶態層的無機物離子注入到半導體器件襯底上形成的氧化層和多晶硅層；

或者將碳和用于形成非晶態層的無機物同時離子注入到半導體器件襯底上形成的氧化層和多晶硅層。

對于N型的場效應管MOSFET，預摻雜雜質為磷；對于P型的MOSFET，預摻雜雜質為硼或氟化硼。

所述用于形成非晶態層的無機物為鍺、硅或砷。