[發(fā)明專利]一種調(diào)整參考單元閾值參數(shù)的方法、裝置和一種測試系統(tǒng)

有效

• 申請?zhí)枺?/td>: 200910081616.5
• 申請日: 2009-04-07
• 公開（公告）號: CN101859606A
• 公開（公告）日: 2010-10-13
• 發(fā)明（設(shè)計）人: 胡洪;韓飛
• 申請（專利權(quán)）人: 北京芯技佳易微電子科技有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 蘇培華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體芯片測試技術(shù)領(lǐng)域，特別是涉及一種在存儲器芯片測試過程中調(diào)整參考單元閾值參數(shù)的方法，以及一種調(diào)整參考單元閾值參數(shù)的裝置和一種測試系統(tǒng)。

背景技術(shù)

為了驗(yàn)證存儲器產(chǎn)品的正確性，在產(chǎn)品出廠前均會進(jìn)行一連串的測試流程。這些存儲器產(chǎn)品可以包括非揮發(fā)性存儲器產(chǎn)品(例如，快閃存儲器Flash，或是可電除可編程只讀存儲器EEPROM等)，也可以包括一次性可編程OTP類存儲器。

一般的測試流程可以包括產(chǎn)品接腳(pin)的斷路/短路測試、邏輯功能測試、電擦除特性測試(以判斷該非揮發(fā)性存儲器內(nèi)的資料是否可被電擦除且再寫入新資料)、程序碼測試(將寫入該非揮發(fā)性存儲器的程序碼讀出并與該寫入程序碼作對比，以判斷該非揮發(fā)性存儲器的讀寫動作是否正確)等等。實(shí)際中，在進(jìn)行上述的邏輯功能測試、電擦除特性測試和程序碼測試之前，還需要首先對待測試存儲器芯片的參考單元的閾值電壓進(jìn)行精確設(shè)定。

以SLC(Single?Layer?Cell單比特存儲單元)Flash?memory為例，簡單介紹其讀出原理：對存儲單元與參考單元施加相同的柵端、漏端電壓，比較它們的漏端電流，如果存儲單元的電流比參考單元大，則定義為存“1”，反之，定義為存“0”。即對存儲單元存“1”和存“0”的界定，就是看存儲單元的閾值電壓比參考單元的閾值電壓低或高。

因此參考單元的閾值電壓是存儲數(shù)據(jù)的判定點(diǎn)，是整個Flash?memory讀出系統(tǒng)的基礎(chǔ)，需要在測試之前進(jìn)行比較精確地設(shè)定。

例如，設(shè)定參考單元的閾值目標(biāo)為：V_GS＝5V，V_DS＝1V時，I_DS＝45uA。其中，V_GS為柵極和源極之間的電壓降，V_DS為漏極和源極之間的電壓降，I_DS為漏極和源極之間的電流。參見圖1，具體的測試流程為：測量參考單元的I_DS，如果在45±1uA范圍內(nèi)，則認(rèn)為該參考單元的閾值電壓設(shè)定已完成，可以進(jìn)入下一參考單元的設(shè)定過程；如果不在該范圍內(nèi)，例如小于44uA或者大于46uA，則說明該參考單元的閾值電壓不符合要求，需要繼續(xù)調(diào)整，例如，小于44uA時需要對該參考單元執(zhí)行擦除操作(Erase)，以降低閾值電壓，提高I_DS；如果大于46uA時則需要對該參考單元執(zhí)行編程操作(Program)，以提高閾值電壓，降低I_DS。

在芯片中某個參考單元閾值電壓的設(shè)定流程中，需要反復(fù)根據(jù)測試結(jié)果確定下一步所應(yīng)該進(jìn)行的擦除操作，或者編程操作以及編程的強(qiáng)度。當(dāng)并測數(shù)較大時(例如現(xiàn)有的測試機(jī)臺通常會采取32個芯片并測)，由于各個芯片參考單元的不一致性，其具體調(diào)整過程也會不一致，無法對同時并測的各個芯片采用相同的操作過程完成參考單元的閾值調(diào)整。因此，現(xiàn)有技術(shù)通常串行地分別對每個被測芯片進(jìn)行參考單元閾值調(diào)整，即一個一個的芯片進(jìn)行。

這樣的方案雖然可以解決各個存儲器芯片在電性能上的個性化差異，但是卻導(dǎo)致了測試時間的延長。例如，如果平均調(diào)整一個芯片的參考單元需要2s，則32個芯片并測共需約64s才能完成該項(xiàng)測試，然后才能進(jìn)入邏輯功能等其他測試項(xiàng)目，造成測試時間大大加長，測試成本激增。

總之，目前需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是：如何能夠降低多個存儲器芯片并測情況下的測試時間，尤其是降低參考單元閾值參數(shù)的調(diào)整時間。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種在存儲器芯片測試過程中調(diào)整參考單元閾值參數(shù)的方法，能夠在多個芯片并測的情況下，大大縮短調(diào)整參考單元閾值參數(shù)的時間，降低測試成本。

相應(yīng)的，本發(fā)明還提供了一種調(diào)整參考單元閾值參數(shù)的裝置和一種應(yīng)用該裝置的測試系統(tǒng)，能夠幫助現(xiàn)有的測試機(jī)臺用較少的測試時間完成對多個芯片參考單元閾值參數(shù)的設(shè)定。

為了解決上述問題，本發(fā)明公開了一種調(diào)整參考單元閾值參數(shù)的方法，用在多個存儲器芯片的并行測試過程中，包括以下步驟：對測試機(jī)臺上的所有待測試芯片的參考單元進(jìn)行擦除操作；測量各個待測試芯片的參考單元的電流，如果符合第一預(yù)置條件，則進(jìn)入下一步驟，否則，重新進(jìn)行擦除操作；對各個待測試芯片的參考單元進(jìn)行編程操作；如果某個被編程的參考單元的電流符合第二預(yù)置條件，則該參考單元調(diào)整完畢，將該芯片與測試機(jī)臺斷開；對未斷開的待測試芯片繼續(xù)執(zhí)行編程操作，直至所有的待測試芯片都斷開。

優(yōu)選的，所述第一預(yù)置條件為：大于預(yù)設(shè)的第一電流值；所述第二預(yù)置條件為：小于預(yù)設(shè)的第二電流值。