[發明專利]低速DMA接口的片上系統和內存訪問方法

有效

• 申請號: 200910081382.4
• 申請日: 2009-04-03
• 公開（公告）號: CN101510182A
• 公開（公告）日: 2009-08-19
• 發明（設計）人: 李曉強
• 申請（專利權）人: 北京中星微電子有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 北京億騰知識產權代理事務所
• 代理人: 陳 霽

技術領域

本發明涉及片上系統，具體地說涉及低速模塊的內存訪問。?

背景技術

隨著片上系統(SOC)的發展，一顆芯片內所集成的模塊也越來越多，其對內存訪問的需求也越來越高。因此，如何為各個模塊提供一種簡單統一的內存訪問機制對于芯片設計的效率，可靠性，復用性都顯得越來越重要。一般來說，高速模塊訪問內存大多采用類似AHB(Advanced?High-performance?Bus)總線，而低速模塊訪問內存大多通過一個專用DMA(direct?memory?access)控制器。圖1示意了一種低速模塊訪問內存的現有技術方案。如圖1所示，該控制器利用類似APB(Advanced?Peripheral?Bus)總線從低速模塊中讀取其寄存器，然后再通過AHB總線(或其他總線)訪問內存。由于DMA控制器是通過類似APB總線來讀取低速模塊的數據的，涉及時鐘域轉化、總線仲裁等環節，每個數據所需等待時間比較長，因此該速度有時又無法滿足低速模塊的瞬時速度需求，導致該低速模塊需要相當大的緩存。?

發明內容

本發明的目的在于克服以上所述的DMA通過類似APB總線讀取再訪問內存的缺點。?

根據第一方面，本發明提供一種用于DMA內存訪問的片上系統，包括低速模塊、DMA控制器、總線仲裁單元和內存，其特征在于低速模塊與DMA控制器之間采用DMA接口，該DMA接口包括工作在低速模塊時鐘下的第一D觸發器和工作在DMA控制器時鐘下的同步器和第二D觸發器，其中：第一D觸發器，用于產生翻轉信號以作為低速模塊和DMA控制器之間的握手信號；同步器，用于將所述翻轉信號在低速模塊時鐘和DMA控制器時鐘之間進行同步；第二D觸發器，用于將時鐘同步后的翻轉信號延遲；以及異或門，用于將所述時鐘同步后的翻轉信號與延遲后的翻轉?信號異或，產生脈沖信號以便DMA控制器通過總在仲裁單元向內存發起DMA請求。?

根據第二方面，本發明提供一種片上系統的DMA內存訪問方法，所述片上系統包括低速模塊、DMA控制器、總線仲裁單元和內存，該低速模塊與DMA控制器之間采用DMA接口，該DMA接口包括工作在低速模塊時鐘下的第一D觸發器和工作在DMA控制器時鐘下的同步器和第二D觸發器，所述方法包括：產生翻轉信號以作為低速模塊和DMA控制器之間的握手信號；將所述翻轉信號在低速模塊時鐘和DMA控制器時鐘之間進行同步；將時鐘同步后的翻轉信號延遲；以及將所述時鐘同步后的翻轉信號與延遲后的翻轉信號異或，產生脈沖信號以便DMA控制器通過總線仲裁單元向內存發起DMA請求。?

本發明采用翻轉信號作為握手信號，可以方便的支持諸如跨時鐘域的DMA請求。并且，DMA模塊將該請求標準化為內部數據總線信號，便于集成和復用。由于沒有采用APB總線，數據讀寫所需要的等待時間可預計。?

附圖說明

下面將參照附圖對本發明的具體實施方案進行更詳細的說明，其中：?

圖1示意了一種低速模塊訪問內存的現有技術方案；?

圖2示意了本發明的低速模塊訪問內存的圖；?

圖3是圖2所示的低速模塊和DMA控制器之間接口信號及其時序圖；?

圖4是根據本發明一個實施例的低速模塊寫內存的接口邏輯示意圖；?

圖5是根據本發明一個實施例的低速模塊讀內存的接口邏輯示意圖。?

具體實施方式

針對DMA通過類似APB總線讀取低速模塊寄存器再訪問內存的缺點，本發明提出一種DMA控制器和一般低速模塊之間的直接DMA請求，并支持跨時鐘域特性。?

圖2是本發明的低速模塊訪問內存的示意圖。如圖2所示，低速模塊與DMA控制器之間采用DMA接口，該DMA接口以翻轉信號作為握手信號，以便低速模塊通過總線仲裁單元向內存發起DMA請求。?

接下來，以具備讀/寫通道的DMA控制器為例，說明根據本發明的DMA接口。假設低速模塊為XXX，其工作時鐘為xxx_clk；DMA模塊工作時鐘為dma_clk，并且dma_clk頻率＞＝xxx_clk。需要說明，這里的“低速”?是低速模塊相對DMA控制器而言的，并不意味著低速模塊自身的速度低。圖3是本發明DMA接口的示意性接口信號及其時序圖。?

首先看DMA模塊的寫通道。寫通道涉及四個信號，分別是xxx_dma_wreq，xxx_dma_wstop，xxx_dma_wdata和dma_xxx_wready。下表是這些信號的屬性列表。?