[發(fā)明專利]一種高速總線向低速總線寫入、讀取數(shù)據(jù)的方法和裝置

有效

• 申請?zhí)枺?/td>: 200910081292.5
• 申請日: 2009-04-01
• 公開（公告）號: CN101510185A
• 公開（公告）日: 2009-08-19
• 發(fā)明（設(shè)計）人: 王立婷
• 申請（專利權(quán)）人: 北京中星微電子有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京國昊天誠知識產(chǎn)權(quán)代理有限公司
• 代理人: 顧惠忠

技術(shù)領(lǐng)域

本發(fā)明涉及總線設(shè)計技術(shù)領(lǐng)域，特別是涉及一種高速總線向低速總線寫 入、讀取數(shù)據(jù)的方法和裝置。

背景技術(shù)

在嵌入式系統(tǒng)中，通常存在多種處理器和專用芯片，各自完成不同的任務(wù)， 如網(wǎng)絡(luò)協(xié)議處理、信號調(diào)制解調(diào)處理、語音編解碼處理、信號控制處理等。一 般設(shè)計中，用64位寬或32位寬高速寬位處理器處理網(wǎng)絡(luò)協(xié)議，由專用芯片來 處理信號調(diào)制解調(diào)、語音編解碼、信號控制等，專用芯片往往直接掛在處理器 的總線上，在這些處理器和專用芯片之間通過總線進(jìn)行大量的數(shù)據(jù)傳輸。

高速寬位處理器如英特爾公司的StongArm等精簡指令處理器(RSIC CPU)，通常它們的內(nèi)頻運行在200MHz以上，總線為64位寬或32位寬的高 速總線如先進(jìn)微控制器總線體系結(jié)構(gòu)(AMBA，Advanced?Microcontroller?Bus Architecture)總線，而其外部總線頻率則一般為400KHz-1MHz的8位寬串行 低速總線如內(nèi)部集成電路(IIC，Inter-Integrated?Circuit)總線，這些高速總線 和低速總線的數(shù)據(jù)傳輸速度不同，傳輸協(xié)議各異，在交換數(shù)據(jù)時，無論處理器 總線寬度是多少，都只能以字節(jié)寬度進(jìn)行傳輸，一個64位寬的雙字傳輸要分 成8個字節(jié)傳輸周期來完成。在進(jìn)行通訊時，由于高速寬位處理器的運行速度 遠(yuǎn)遠(yuǎn)高于專用芯片等串行接口的速度，因此造成了高速設(shè)備與低速串口之間的 通訊障礙。

為了解決這一問題，中國專利公開號為CN1407467A，公開日為2003年4 月2日的專利申請公開了一種總線-總線快速傳輸裝置，所述裝置包括：核心 控制模塊、數(shù)據(jù)存取模塊、高速寬位處理器控制接口模塊、高速寬位主從或直 接內(nèi)存存取控制接口模塊、低速接口處理器或?qū)Ｓ眯酒刂平涌谀K、中斷控 制模塊及寄存器；所述核心控制模塊：作為整個裝置的控制核心，負(fù)責(zé)整個裝 置的狀態(tài)處理、狀態(tài)機的遷延、其它模塊的管理和協(xié)調(diào)等；所述數(shù)據(jù)存取模塊： 包括數(shù)據(jù)存儲區(qū)、數(shù)據(jù)驅(qū)動器、數(shù)據(jù)選擇器等，輸入/輸出數(shù)據(jù)通過數(shù)據(jù)驅(qū)動 器和數(shù)據(jù)選擇器在核心控制模塊的控制下存入數(shù)據(jù)存儲區(qū)或從數(shù)據(jù)存儲區(qū)取 出；所述高速寬位處理器控制接口模塊：作為與高速寬位處理器的接口，使高 速寬位處理器對本裝置進(jìn)行初始化和控制，并完成對低速接口處理器或?qū)Ｓ眯? 片的直接控制；所述高速寬位主從或直接內(nèi)存存取控制接口模塊：在高速寬位 處理器和低速接口處理器或?qū)Ｓ眯酒g存在大批量數(shù)據(jù)交換時，產(chǎn)生各種主 從或直接內(nèi)存存取控制信號，送往核心控制模塊；所述低速接口處理器或?qū)Ｓ? 芯片控制接口模塊：作為與低速接口處理器或?qū)Ｓ眯酒目刂平涌冢c核心控 制模塊、數(shù)據(jù)存儲模塊相連；所述中斷控制模塊：負(fù)責(zé)各種中斷信號的接收和 產(chǎn)生，用于控制高速寬位處理器的中斷；所述寄存器：接收來自高位處理器的 數(shù)據(jù)，在核心控制模塊的控制下，存取各模塊的狀態(tài)、控制、接收請求及響應(yīng)。

上述現(xiàn)有技術(shù)方案是在64位寬或32位寬高速處理器與8位寬低速接口處 理器或?qū)Ｓ眯酒g加入一總線-總線數(shù)據(jù)快速傳輸裝置，兩者的數(shù)據(jù)傳輸總 線不直接相連，而分別與所述裝置相連。可以看出，該方案當(dāng)高、低速設(shè)備間 有大批量數(shù)據(jù)傳輸時，因高速寬位處理器只與總線-總線數(shù)據(jù)快速傳輸裝置以 64位寬或32位寬高速傳輸數(shù)據(jù)，因而節(jié)省了大量總線占用時間，提高了系統(tǒng) 處理能力。但是，采用這種硬件方式處理高、低速設(shè)備的大量數(shù)據(jù)傳輸問題時， 一方面，采用這種方式不夠靈活，通用性差，一旦接口位寬發(fā)生改變時，則需 要對此裝置硬件進(jìn)行改動；另一方面，這種方案需要將寄存器分為地址寄存器 和數(shù)據(jù)寄存器，地址寄存器用來存放地址數(shù)據(jù)，數(shù)據(jù)寄存器則存放實際寫入數(shù) 據(jù)，因為寄存器的區(qū)別使用從而占用了較多的寄存器資源。而寄存器雖然訪問 速度快但占用面積較大、造價較高，造成了嵌入式系統(tǒng)芯片空間的較多占用， 也提高了硬件成本。

總之，需要本領(lǐng)域技術(shù)人員迫切解決的一個技術(shù)問題就是：如何能夠有效 解決嵌入式系統(tǒng)中高速設(shè)備和低速設(shè)備間的不同位寬總線數(shù)據(jù)傳輸問題，且具 有較好的靈活性和通用性，不必改動底層硬件行為。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種總線數(shù)據(jù)傳輸方法和裝置，能夠有 效解決嵌入式系統(tǒng)中高速設(shè)備和低速設(shè)備間的不同位寬總線數(shù)據(jù)傳輸問題，且 具有較好的靈活性和通用性，不必改動底層硬件行為。

為了解決上述問題，本發(fā)明實施例提供了一種高速總線向低速總線寫入數(shù) 據(jù)的方法，包括以下步驟：