[發明專利]陣列基板及制造方法

有效

• 申請號: 200910080227.0
• 申請日: 2009-03-16
• 公開（公告）號: CN101840922A
• 公開（公告）日: 2010-09-22
• 發明（設計）人: 宋泳錫;崔承鎮;劉圣烈
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L23/522;H01L21/84;H01L21/3213;H01L21/027;G02F1/136
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明屬于液晶顯示裝置領域，特別涉及利用3次掩模工藝的陣列基板及制造方法。

背景技術

液晶顯示裝置(Liquid?Crystal?Display，簡稱為LCD)是一種主要的平板顯示裝置(Flat?Panel?Display，簡稱為FPD)。根據驅動液晶的電場方向，液晶顯示裝置分為垂直電場型液晶顯示裝置和水平電場型液晶顯示裝置。水平電場型液晶顯示裝置進一步地分為：邊界電場切換(Fringe?Field?Switching，以下簡稱為FFS)型液晶顯示裝置，共平面切換(In-Plane?Switching，簡稱為IPS)型液晶顯示裝置。

圖1為現有的陣列基板制造方法中經過第一次掩模工藝的示意圖。圖2為現有的陣列基板制造方法中經過第二次掩模工藝的示意圖。圖3a為現有的陣列基板制造方法中經過第三次掩模工藝的示意圖。圖3b為現有的陣列基板制造方法的第三次掩模工藝中沉積第二絕緣層的α區域截面示意圖。圖3c為現有的陣列基板制造方法的第三次掩模工藝中進行顯影后的α區域截面示意圖。圖3d為現有的陣列基板制造方法的第三次掩模工藝中進行蝕刻后的α區域截面示意圖。圖3e為現有的陣列基板制造方法的第三次掩模工藝中進行灰化后的α區域截面示意圖。圖3f為現有的陣列基板制造方法的第三次掩模工藝中沉積像素電極層的α區域截面示意圖。圖3g為現有的陣列基板制造方法的第三次掩模工藝中進行剝離工藝后的α區域示意圖。如圖1～圖3g所示，在現有的制造陣列基板的過程中，為了減少投資和提高產量，出現了通過3次掩模工藝制造液晶顯示裝置的陣列基板的方法，具體為：

第一次掩模工藝，沉積和第一金屬層，用一個單調掩模板(full?tone?mask)形成柵線1和公共線2；

第二次掩模工藝，依次沉積第一絕緣層、半導體層、重摻雜n+型半導體層和第二金屬層，用一個雙調掩模板(dual?tone?mask)形成半導體層4、薄膜晶體管溝道、數據線5、源電極51和漏電極52；

第三次掩模工藝，沉積第二絕緣層6，用一個雙調掩模板形成過孔，對殘留的光刻膠8進行灰化，并沉積像素電極層，在剝離(lift?off)殘留的光刻膠之后形成像素電極。

通過剝離工藝形成像素電極時，為了剝離工藝的正常進行，需要對第二絕緣層和第一絕緣層進行干法過刻，以形成像素電極層斷裂的部分。但是在干法蝕刻的時候，如果蝕刻時間過短則無法在沉積像素電極層的時候形成斷裂的部分，如果蝕刻時間過長則有可能將位于柵絕緣下面的公共線露出，因此會導致像素電極和公共線電連接的缺陷。

在現有技術中，為了保證沉積像素電極層時形成斷裂的部分，引發了像素電極和公共電極電連接的缺陷。

發明內容

本發明的目的是提供一種陣列基板及制造方法，以克服現有技術中為了保證沉積像素電極層時形成斷裂的部分而引發的像素電極和公共電極電連接的缺陷。

為實現上述目的，本發明提供了一種陣列基板，包括：基板；設置在所述基板上面并且包含有柵線和柵電極的第一金屬層；覆蓋所述第一金屬層和所述基板的第一絕緣層；依次形成在所述第一絕緣層上面的半導體層、重摻雜n+型半導體層以及包含有數據線、源電極和漏電極的第二金屬層；覆蓋所述半導體層、所述重摻雜n+型半導體層以及所述第二金屬層的第二絕緣層；設置在所述第二絕緣層上面并且包含有與所述漏電極電連接的像素電極；所述第二金屬層還包括：在所述像素電極周邊，位于所述像素電極與所述第一金屬層重疊的區域的阻刻圖案。

其中，所述第一金屬層還包括公共線。

其中，所述第二金屬層的阻刻圖案還位于所述像素電極周邊的與所述數據線鄰近的區域。

其中，所述第二金屬層的阻刻圖案均勻地設置在所述像素電極周邊。

為實現上述目的，本發明還提供了一種陣列基板的制造方法，包括：第一次掩模工藝，在基板上面，形成包含有柵線和柵電極的第一金屬層；第二次掩模工藝，形成用于覆蓋所述第一金屬層和所述基板的第一絕緣層，并且在所述第一絕緣層上面，依次形成半導體層、重摻雜n+型半導體層以及包含有數據線、源電極、漏電極和阻刻圖案的第二金屬層；以及第三次掩模工藝，形成用于覆蓋所述半導體層、所述重摻雜n+型半導體層以及所述第二金屬層的第二絕緣層，并且通過剝離方法形成像素電極；其中，所述阻刻圖案形成在所述像素電極周邊的所述像素電極與所述第一金屬層重疊的區域。

其中，在所述第一次掩模工藝中，所述第一金屬層還包括公共線。

其中，在所述第二次掩模工藝中，所述阻刻圖案形成在所述像素電極周邊的與所述數據線鄰近的區域。