[發明專利]適用于多處理器系統的硬件同步電路結構及其實現方法有效
| 申請號: | 200910080058.0 | 申請日: | 2009-03-18 |
| 公開(公告)號: | CN101840390A | 公開(公告)日: | 2010-09-22 |
| 發明(設計)人: | 許漢荊;劉建;陳杰 | 申請(專利權)人: | 中國科學院微電子研究所 |
| 主分類號: | G06F15/163 | 分類號: | G06F15/163;G06F13/38 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 周國城 |
| 地址: | 100029 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 適用于 處理器 系統 硬件 同步 電路 結構 及其 實現 方法 | ||
技術領域
本發明涉及片上多處理器系統技術領域,具體涉及一種適用于多處理器系統的硬件同步電路結構及其實現方法。
背景技術
隨著多媒體、移動通信等技術的發展,人們對處理器運算能力的需求越來越高。然而傳統單核由于功耗、存儲器帶寬和工作頻率等方面的條件制約,在性能提高上受到了較大限制,因此提高處理器并行度成了提高其運算能力的新的突破口。多處理器體系結構有效的提高計算的并行度,適應計算密集型應用的要求,然而在存儲器數據一致性、軟件編程、任務調度方面,多處理器結構確引入的新的難點。
在多核共享存儲器設計中,處理器可以擁有自己的數據緩存器(Cache)。當一個處理器修改了共享存儲器數據時,必須通過一種同步機制,告訴其他處理器修改他們私有Cache的數據,從而避免在以后的運行中使用過時數據而引發錯誤。并行程序設計中,同步原語尤其重要,它是協調各個進程按照合理的順序協作完成復雜任務的基礎。例如在分布式多媒體系統中,數據的傳輸、解碼、音視頻同步都需要精確的同步控制。
同步設計已經成為了多處理器系統設計的關鍵。不同的多處理器系統都提供了相應的硬件原語來支持這些同步操作。在分布式系統中,比如通過MPI協議構建的多處理器系統中,就利用了柵欄同步(BarrierSynchronize)操作來確保多個進程的同步操作。其具體的實現一般包括定時同步、中斷控制等方式。
定時同步多用在分布式網絡操作系統的一種同步方式。如果一臺節點處理器需要其他節點并發完成某項任務,可以向其他節點發送帶有定時信息的數據包。由于全網采用同一時鐘,其他節點根據接收數據包,將在同一時刻啟動任務,從而達到同步目的。這種方式適用于基于網絡的大型分布式系統,具有較高的同步代價。而且同步數據包往往還會受到網絡阻塞等因素影響,而錯過同步時間。
另一種廣泛使用的同步機制是中斷(Interrupt),它在片上多處理器系統和多核處理器系統上都有效。通過觸發中斷,強迫處理器暫停當前任務,與中斷發起者同步完成某一任務。但是不同的處理器中斷響應速度不同,而且被動中斷過程也無法精確定位中斷前處理器的程序執行狀態,加大了軟件開發的復雜度。
避免由于“定時同步”和“中斷”引起的同步開銷和編程復雜度增加,就是確保同步操作軟件透明,由硬件自動完成。任何一個這樣的操作都必須以單個指令執行,中間不能中斷,且為基本指令。這些原子操作的基本指令可以適用于各種體系結構的處理器。
發明內容
(一)要解決的技術問題
有鑒于此,本發明的主要目的在于為多處理器系統提供一種適用于多處理器系統的硬件同步電路結構及其實現方法,以滿足多個處理器協作完成復雜任務時的調度與同步等要求。
(二)技術方案
為達到上述目的,本發明提供的技術方案是這樣的:
一種適用于多處理器系統的硬件同步電路結構,其特征在于,該硬件同步電路結構由連接在系統總線101上的硬件同步單元電路構成,該硬件同步單元電路包括讀使能107、寫使能104、讀數據102、寫數據105、讀應答103和處理器ID號106,該硬件同步單元電路還包括有效標志位108、同步請求寄存器109、同步完成寄存器110以及狀態控制邏輯單元111。
優選地,所述有效標志位108用于記錄該硬件同步單元電路是否被使用,同步請求寄存器109用于記錄需要進行同步操作的處理器編號,同步完成寄存器110用于記錄已經完成同步操作的處理器編號。
優選地,所述系統總線101連接有讀數據102、讀應答103、寫使能104、寫數據105、處理器ID號106和讀使能107,其中,寫數據105有效位寬和同步請求寄存器109、同步完成寄存器110相同,每一比特分別對應一個處理器。
優選地,所述處理器對硬件同步單元電路進行配置操作時,在獲得該硬件同步單元電路相關聯信號量后,對其進行寫操作,配置需要同步的處理器組。
優選地,所述處理器對硬件同步單元電路進行讀操作時,硬件同步單元電路根據內部寄存器狀態決定返回處理器的各類響應,而處理器通過分析讀數據可得出已同步的處理器信息以及該硬件同步單元電路的可使用情況。
優選地,所述處理器對硬件同步單元電路進行讀操作,包括以下多種結果:
1)、硬件同步單元電路有效標志位為0,讀操作立即返回特定值,該值表示同步單元未被使用;或者
2)、硬件同步單元電路有效標志位為1,同步請求寄存器中對應該處理器位為0,讀操作立即返回特定值,該值表示該處理器并未被要求實現同步操作;或者
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院微電子研究所,未經中國科學院微電子研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910080058.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:數字相框、數字播放系統及檔案分享方法
- 下一篇:無線轉接口





