[發明專利]利用半導體PN結結電容構成的電容器及其制作方法

有效

• 申請號: 200910077360.0
• 申請日: 2009-02-19
• 公開（公告）號: CN101814531A
• 公開（公告）日: 2010-08-25
• 發明（設計）人: 萬里兮;呂垚;李寶霞
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/92
• 分類號: H01L29/92;H01L21/329
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明涉及微電子器件技術領域，特別涉及一種主要用于中頻 (200MHz-2.5GHz)退耦等場合的利用半導體PN結結電容構成的電容器及 其制作方法。

背景技術

退耦電容器廣泛地用于各種電子系統中，它一般連接于電子系統中的 供電網絡中的電源與地之間，利用電容頻率越高阻抗越小的原理，將電源 網絡中的高頻噪聲減少，從而對電源網絡中的噪聲起到抑制作用。

實際應用中，由于電容器固有的寄生電感和電阻，任何一種電容器都 不可能做到從低頻到高頻的全頻段退耦。一般來說，電容器容值越大，對 低頻退耦效果就越好，但是體積就越大，寄生電感和電阻也越大，對高頻 的退耦效果就越差；電容器容值越小，體積就越小，寄生電感和電阻就越 小，因此可用于高頻，但由于容值小，低頻退耦效果就差。

為滿足寬帶退耦，一般是將多個不同容值的電容器并聯起來，大容值 電容器對低頻分量退耦，小容值電容器對高頻分量退耦。這種解決方案對 電子系統空間沒有限制時是可行的，但對電子系統空間有嚴格限制時就不 可行。顯然，最理想的情況是一個電容器具有大的容值和小的寄生電感與 電阻。因為寄生電感和電阻與體積成正比，體積越大，寄生電感與電阻就 越大。所以另一個說法是，最理想的退耦電容器是具有最小的體積和最大 的容值。

現在用于中頻退耦(500MHz到幾個GHz之間)的退耦電容器一般為 多層陶瓷表面貼裝電容器(MLCC)，尺寸為0201(0.6×0.3×0.3毫米)或0402 (1.0×0.5×0.5毫米)。它是由印好電極(內電極)的陶瓷介質膜片以錯位 的方式疊合起來，經過一次性高溫燒結形成陶瓷芯片，再在芯片的兩端封 上金屬層(外電極)，從而形成一個類似獨石的結構體，故也叫獨石電容 器。該貼片電容器仍然需要通過引線與電路連接，增加了寄生參數對性能 的不利影響。

本發明提出的利用半導體P區、N區界面處所形成的空間電荷區所具 有的獨特電容性質，使用傳統的微電子工藝半導體制造技術，來實現大容 值電容在硅上的集成。將PN結作為電容使用不是一個新穎的概念，早在 1968年，通用公司的Raymond?A.Sigsbee等人在“voltage-Variable?capacitor with?extendible?PN?Junction?Region”(專利號：766605)中利用PN結結電容 隨外加電壓變化的特點制作可變電容用作調諧。臺灣半導體制造公司的 Hslen-Te等人在“Reverse-Biasd?PN?Diode?Decoupling?Capacitor”(專利號： 2008/0122036)中將PN結結電容效應應用于集成電路的芯片電源供電中 的退耦。英特爾公司Jung?S.Kang等人在“Intrinsic?Decoupling?capacitor”中 也提到了將PN結作為退耦電容用在集成電路中。因為這種電容在集成電 路芯片上，面積一般都很小，從幾平方微米到幾十平方微米左右，而且他 們不是獨立的，通常與其他電路集成在一起。

將大面積PN結所形成的電容以獨立的形式直接制成退耦電容器，以 表面貼裝方式，用于中頻退耦的電子封裝或系統中尚未見報道。這種電容 器還具備一種與通常電容器不同的另一特點：當反向電壓增大到某一數值 時，將出現反向擊穿，在一定反向電流范圍內反向電壓不隨電流變化，從 而可以在相當程度上減小靜電、電涌等對電路的影響。該電容可以利用倒 裝芯片技術(Flip-Chip)，引線鍵合技術(wire-bond)直接以裸片的形式 貼裝在PCB板等基材表面，實現電容退耦與穩壓作用的結合。特別是 Flip-Chip技術，它是在芯片的輸入/輸出端利用平面工藝制成焊料凸點， 將芯片面朝下，直接貼裝在基片上，利用回流焊工藝使芯片焊料凸點和基 板焊盤之間形成焊點，實現芯片與基板的電、熱、機械連接。焊料凸點互 連的優點在于省略了芯片和基板之間的引線，起電連接作用的焊點路徑 短、接觸面積大、寄生電感/電容小，封裝密度高，利用此發明制作的退 耦電容可用Flip-Chip工藝實現器件與基板的最短連接。