[發(fā)明專利]時域并行采樣率變換方法有效
| 申請?zhí)枺?/td> | 200910076047.5 | 申請日: | 2009-01-06 |
| 公開(公告)號: | CN101458329A | 公開(公告)日: | 2009-06-17 |
| 發(fā)明(設計)人: | 潘長勇;楊再初;張彧;王勁濤;楊知行 | 申請(專利權)人: | 清華大學 |
| 主分類號: | G01S7/48 | 分類號: | G01S7/48 |
| 代理公司: | 北京眾合誠成知識產權代理有限公司 | 代理人: | 朱 琨 |
| 地址: | 100084北*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 時域 并行 采樣率 變換 方法 | ||
技術領域
本發(fā)明屬于數字信息傳輸領域,特別涉及一種采用并行方法實現大范圍有理數倍數字采樣 率變換,該算法應用于高速數據傳輸領域,比如高速遙感衛(wèi)星信號傳輸以及接收等領域。
背景技術
進入21世紀以后,航天技術的興起及其在軍事上的應用,使戰(zhàn)場空域迅速從大氣層擴 展到了外層空間,拓展了軍事活動和國防安全的領域,改變了現代戰(zhàn)爭的形態(tài)。遙感衛(wèi)星 技術是其中的重要組成部分,它是指在基于太空的衛(wèi)星平臺上,運用各種傳感器(如可見 光、紅外探測、雷達等)獲取地面的信息,通過對數據的處理,研究地面物體的形狀、尺 寸、位置、性質及其與環(huán)境之間關系的一門應用科學技術。
遙感衛(wèi)星各種傳感器獲得的數據一般通過微波傳送回地面,進行進一步處理,以獲得 有用的信息。隨著遙感衛(wèi)星傳感器分辨率的提高,圖象數據的速率急劇提高,我國的資源 二號衛(wèi)星數據率達到了2×102.25Mbps,IKONOS(伊克諾斯)、QUIKBIRD(快鳥)的數據率 達到了320Mbps,而下一代衛(wèi)星的最高傳輸速率將達到1000-2000Mbps,由于常規(guī)串行 數字解調方法需要的數字信號處理速度超過了目前CMOS工藝的極限,不能滿足將來衛(wèi)星 傳輸速率的要求,必須采用并行解調的方法,同時AD采樣時鐘也將成為并行數字解調的 關鍵。
為了實現多速率接收的目的,AD采樣時鐘有兩種模式可以采用:
1)借助于頻綜技術,ADC抽樣率隨著碼率的變化而變化;
2)固定時鐘采樣速率,借助于有理數重采樣技術,調整信號的采樣率,使之適合時鐘恢 復算法。
對第一種方法,AD采樣時鐘是連續(xù)可變的,這種方法的特點是采樣速率隨符號速率的變 化而變化,為了達到速率連續(xù)可調的目的,一種通用的方法是采用DDS技術生成時鐘,對于 600Mbps到2000Mbps(QPSK調制)的傳輸速率,在四倍符號率采樣的情況下,需要設置時 鐘速率為1200MHz~2400MHz。目前DDS只能生成四五百兆左右的時鐘,而通過鎖相環(huán)路 生成采樣時鐘,環(huán)路濾波器需要多個硬件備份,這對硬件設計造成一定的難度。這種方式處 理起來相對簡單,便于實現,但只適合速率較低的情況,滿足不了高速解調的要求。
第二種方法采用本地晶振提供固定的采樣時鐘,時鐘頻率對最高傳輸速率滿足Nyquist采 樣定理,借助有理數重采樣技術,把采樣速率轉換到略高于四倍符號率(或兩倍符號率), 然后通過時鐘環(huán)路算法對數據進行采樣點調整。這種方法硬件結構相對簡單,不需要復雜的 時鐘環(huán)路,但需要對采樣數據進行并行速率調整。
針對上述背景,本發(fā)明提出了一種在時域實現并行采樣率變換的結構,旨在完成從采 樣率2000MHz到[1MHz,2000MHz]范圍內的任意采樣率變換。
發(fā)明內容
本發(fā)明的目的在于提供一種時域實現并行采樣率變換方法。
本發(fā)明所述的時域并行采樣率變換方法,其特征在于,所述方法是在數字信號處理器 中依次按以下步驟完成的:
步驟(1)用一個采樣速率固定為fs的ADC對輸入信號進行模/數轉換,該采樣速率fs相對于輸入信號的最高速率滿足Nyquist采樣定理;
步驟(2)所述ADC的輸出信號經過串并轉換,轉換為L路并行信號X(0)、X(1)、…、 X(L-1),每路信號的速率為fs/L,其中L為整數,且大于或等于2;
步驟(3)所述步驟(2)得到的L路并行信號經過L路并行的CIC濾波器(級聯積分 器梳狀濾波器),進行大范圍整數倍采樣率變換,得到速率為fs/(LR)的L路低采樣率信號 Y(0)、Y(1)、…、Y(L-1),R為抽取率,其步驟如下:
步驟(3.1)所述L路并行信號X(0)、X(1)、…、X(L-1)送入所述CIC濾波器中的四 個依次串聯的并行累加器,其中前一級累加器的輸出作為后一級累加器的輸入,第s級累 加器的輸出用Xs(0)、Xs(1)、…、Xs(L-1)表示,s=1、2、3、4,每個累加器按以下步驟 作累加運算:
步驟(3.1.1)對L路并行輸入信號按求和,其中n=0、1、…、L-1,得到 L路并行信號Ss(0)、Ss(1)、…、Ss(L-1);
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于清華大學,未經清華大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910076047.5/2.html,轉載請聲明來源鉆瓜專利網。





