[發明專利]應用于雷達采集卡的圖像壓縮方法

無效

• 申請號: 200910072800.3
• 申請日: 2009-09-07
• 公開（公告）號: CN101662685A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 魏宇;孫曉梅;李玉深
• 申請（專利權）人: 哈爾濱工程大學科技園發展有限公司
• 主分類號: H04N7/30
• 分類號: H04N7/30;G01S7/02
• 代理公司: 哈爾濱市松花江專利商標事務所
• 代理人: 張果瑞

技術領域

本發明涉及一種應用于雷達采集卡的圖像壓縮方法，屬于雷達領域。

背景技術

雷達圖像采集卡(簡稱雷達采集卡)是船載航行數據記錄儀的重要組成部分，是專用的雷達接口，用于采集船舶雷達顯示器上實際顯示的全部信息。這些信息包括任何距離圈或標志、方位標志、電子標繪符號、雷達圖、選擇的部分SENC(System?Electronic?Navigational?Chart，系統電子導航圖)或其他電子海圖、航線計劃、導航數據、航行警報和在顯示器上可見的雷達狀況據等。采集的信息通過一定的處理和傳送，最后儲存到數據保護容器中，如實地再現了采集時所顯示的完整的雷達信息。

VDR雷達采集卡應采集的是雷達顯示器視頻緩存輸出的VGA模擬信號，需要將模擬的雷達圖像信號轉換為數字的圖像信號。另一方面，對于一幅刷新率為1280×1024的雷達圖像而言，如果雷達采集卡每15秒采集一幅圖像，連續存儲最近12小時的數字圖像信號數據量是1280×1024×3×4×60×12≈11.3Gbyte，這么大的數據量，必須進行壓縮。目前，僅用于AD采集的雷達采集卡大多利用一款高速視頻AD采集VGA模擬信號，采集到的數字信號暫存在外部存儲器中，然后數據不經過壓縮，就利用PCI或USB或網絡傳輸到PC機。依靠PC機的強大處理能力，進行圖像數據的壓縮，壓縮完的數據再存儲到數據保護容器里。這種方案的最大優點是硬件結構比較簡單，硬件開支較小，但是其主要的缺點是：首先，由于這么大的數據量，需要采用高性能的傳輸總線解決實時傳輸的問題；其次，使得PC機的任務加重。微視圖像公司生產的V520高精度圖像采集卡就屬于這種方案。還沒有實現在板卡上的壓縮。

發明內容

本發明的目的是解決現有的雷達采集卡將未經壓縮的大量的圖像直接傳送給PC機，沒有實現在板卡上的壓縮，導致對傳輸總線實時傳輸性能的要求過高的問題，提供了一種應用于雷達采集卡的圖像壓縮方法。

本發明所述雷達采集卡包括AD采樣電路、FPGA、主DSP、R路從DSP、G路從DSP、B路從DSP、主外部存儲器、R路外部存儲器、G路外部存儲器和B路外部存儲器，FPGA內部構建有R路FIFO數據緩存器、G路FIFO數據緩存器、B路FIFO數據緩存器和控制器，

AD采樣電路將采集的VGA模擬信號轉換成三路數字信號輸出，AD采樣電路的R路數字信號輸出端與R路FIFO數據緩存器的輸入端相連，R路FIFO數據緩存器的輸出端與R路從DSP的輸入端相連，R路從DSP的數據輸入輸出端與R路外部存儲器的數據輸入輸出端相連，

AD采樣電路的G路數字信號輸出端與G路FIFO數據緩存器的輸入端相連，G路FIFO數據緩存器的輸出端與G路從DSP的輸入端相連，G路從DSP的數據輸入輸出端與G路外部存儲器的數據輸入輸出端相連，

AD采樣電路的B路數字信號輸出端與B路FIFO數據緩存器的輸入端相連，B路FIFO數據緩存器的輸出端與B路從DSP的輸入端相連，B路從DSP的數據輸入輸出端與B路外部存儲器的數據輸入輸出端相連，

R路從DSP的I²C串行端口與AD采樣電路的I²C串行端口相連，主DSP、R路從DSP、G路從DSP和B路從DSP通過控制器進行McBSP級聯，該方法包括以下步驟：

步驟一、AD采樣電路采集雷達VGA模擬信號，并將所述VGA模擬信號轉換成三路VGA數字信號輸出給FPGA，

步驟二、所述FPGA將接收到的三路VGA數字信號進行暫存處理后，分別發送給R路從DSP、G路從DSP和B路從DSP，

步驟三、所述R路從DSP、G路從DSP和B路從DSP分別把接收到的信息存入相應的外部存儲器中，

步驟四、判斷R路外部存儲器、G路外部存儲器和B路外部存儲器存儲的數據是否能達到一幅完整雷達圖像，

判斷R路外部存儲器(41)、G路外部存儲器(51)和B路外部存儲器(61)存儲的數據是否能達到一幅完整雷達圖像的方法為：當R路外部存儲器(41)、G路外部存儲器(51)和B路外部存儲器(61)中每一路都存有場總行數×行總點數大小的數據時，則判定存儲的數據達到一幅完整雷達圖像，判斷結果為是，執行步驟五，判斷結果為否，執行步驟一，

步驟五、在FPGA的控制器的控制下，R路外部存儲器、G路外部存儲器和B路外部存儲器依次將存儲的VGA數字信號發送給主DSP，并存儲在主外部存儲器中，