[發明專利]一種基于混沌密鑰的數據加密傳輸卡

無效

• 申請號: 200910072730.1
• 申請日: 2009-08-24
• 公開（公告）號: CN101714917A
• 公開（公告）日: 2010-05-26
• 發明（設計）人: 丁群;楊自恒;周平;葉愛平
• 申請（專利權）人: 黑龍江大學;丁群
• 主分類號: H04L9/00
• 分類號: H04L9/00;H04L29/06
• 代理公司: 哈爾濱市哈科專利事務所有限責任公司 23101
• 代理人: 崔東輝

(一)技術領域

本發明涉及通訊工程，具體說就是一種基于混沌密鑰的數據加密傳輸卡。

(二)背景技術

目前，國內外數據加密傳輸卡的設計屬于起步階段。主要采取以下兩方面技術：將國外公開算法，例如DES算法、RSA算法、MD5算法、SHA-1算法等完全轉為軟件，分別下載到芯片中形成加密芯片；集合國外公開算法或進行部分修改，下載到芯片中形成加密芯片。將實現加密算法的原程序固化在加密卡芯片內部，這樣仿佛可以使加密算法更貼近硬件運行速度，但其核心還是將算法綁定在軟件環境下，系統加密數據的速度取決于CPU的工作頻率，而我們知道，CPU的工作頻率目前存在瓶頸問題，在一定程度上限定了大容量數據流的實時加密，另外目前軟件解密人員利用特殊手段可以截獲軟件的加密算法，這種加密方式難以保證數據的速度和安全性。

由于美國對高級別加密算法嚴格控制，國內用從美國進口的普通加密算法難以實現高級別的加密。例如對稱算法密鑰長度40位，僅花費5美元、2秒鐘時間可破譯。雖然加密算法很多，例如DES、RSA、MD5算法等，但幾乎都是從國外引進的加密算法，對于普通的信息加密可以利用，而對于國防軍事機密或國家政府要害部門信息加密有不安全因素。

(三)發明內容

本發明的目的在于提供一種將混沌密鑰序列應用在數據加密傳輸卡上、保密性能高、運算速度快、加密芯片集成度高的基于混沌密鑰的數據加密傳輸卡。

本發明的目的是這樣實現的：它是由標準RS-232收發器和FPGA加密芯片組成的，PC機串口發出的標準串行數據，經由標準RS-232收發器解調為標準的TTL電平發往FPGA加密芯片的I/O口，通過FPGA加密芯片加密后，又經由RS-232收發器調制為標準232電平發送到通信信道。

本發明還有以下技術特征：

(1)所述的FPGA加密芯片包括混沌密鑰序列模塊、控制模塊、數據加解密模塊和異步串行發送接收模塊，在控制模塊的控制下，由混沌密鑰序列模塊產生密鑰序列，提供給數據加解密模塊加解密，處理完的數據經由異步串行發送接收模塊發送給通信信道或者是PC機，所述FPGA加密芯片完全基于FPGA設計，以并行運算的形式解決復雜運算問題，提高運算速度與破譯難度。

(2)所述的標準RS-232收發器由電平轉換芯片MAX3237，和FPGA里的異步串行發送或接收模塊兩部分組成，電平轉換芯片MAX3237負責TTL電平和標準的232電平相互轉換，FPGA加密芯片里的異步串行發送或接收模塊主要針對串口通信協議對數據進行編碼和解碼。

(3)所述的數據加解密模塊是由改進的A5序列密碼構成，混沌密鑰序列作為初始數據并參與運算。

本發明利用混沌算法產生密鑰序列，容易擴展密鑰空間和提高密鑰選取的能力，但更主要的是由于混沌是極其復雜的非線性系統，輸出的隨機性大大增加了破譯難度，本發明將基于硬件實現的混沌算法應用在數據加密傳輸卡上，形成高保密性能的基于混沌密鑰的數據加密傳輸卡。本發明適用于銀行、企業等要害部門，對重要機密部門傳輸信息實行點對點加密，保證數據傳輸的安全性。

(四)附圖說明

圖1為本發明的數據加解密傳輸系統框圖；

圖2為本發明的數據加密傳輸卡的電路結構圖；

圖3為本發明的基于FPGA加密芯片基本框圖；

圖4為本發明的改進A5序列密碼方框圖；

圖5為本發明的混沌密鑰序列模塊框圖；

圖6為本發明的數據幀格式圖；

圖7為本發明的配置電路原理圖；

圖8為本發明的FPGA的I/O擴展原理圖；

圖9為本發明的FPGA的電源原理圖；

圖10為本發明的UART電平轉換原理圖；

圖11為本發明的系統電源模塊圖；

圖12為本發明的信號流程圖。

(五)具體實施方式

下面結合附圖舉例對本發明作進一步說明。

實施例1：結合圖1，本發明一種基于混沌密鑰的數據加密傳輸卡，它是由標準RS-232收發器和FPGA加密芯片組成的，PC機串口發出的標準串行數據，經由標準RS-232收發器解調為標準的TTL電平發往FPGA加密芯片的I/O口，通過FPGA加密芯片加密后，又經由RS-232收發器調制為標準232電平發送到通信信道。

本發明還有以下技術特征：