[發(fā)明專利]一種基于DSP硬件平臺(tái)的IEEE1394數(shù)據(jù)發(fā)送/接收方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200910071500.3
• 申請(qǐng)日: 2009-03-06
• 公開(kāi)（公告）號(hào): CN101493802A
• 公開(kāi)（公告）日: 2009-07-29
• 發(fā)明（設(shè)計(jì)）人: 王巖
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工業(yè)大學(xué)
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;G06F9/445;G06F9/48
• 代理公司: 哈爾濱市松花江專利商標(biāo)事務(wù)所
• 代理人: 張宏威

技術(shù)領(lǐng)域

本發(fā)明涉及到一種基于IEEE1394標(biāo)準(zhǔn)的數(shù)據(jù)傳輸方法。

背景技術(shù)

IEEE1394數(shù)據(jù)傳輸標(biāo)準(zhǔn)是一種高速串行數(shù)據(jù)傳輸標(biāo)準(zhǔn)，以下簡(jiǎn)稱IEEE1394，可以提供400M/S-800M/S的高速傳輸，目前應(yīng)用該標(biāo)準(zhǔn)的數(shù)據(jù)傳輸方法和產(chǎn)品都是以通用計(jì)算機(jī)(PC機(jī))或視頻影像設(shè)備(數(shù)碼攝像機(jī)等)為基礎(chǔ)和應(yīng)用目標(biāo)的，缺少通用性，且在工業(yè)控制等專業(yè)領(lǐng)域無(wú)法實(shí)現(xiàn)與各類專業(yè)設(shè)備的接口。

發(fā)明內(nèi)容

為了解決現(xiàn)有的IEEE1394高速傳輸接口的通用性不強(qiáng)的問(wèn)題，本發(fā)明提供了一種基于DSP硬件平臺(tái)的IEEE1394數(shù)據(jù)發(fā)送/接收方法，

本發(fā)明所述的方法是基于下述DSP硬件平臺(tái)實(shí)現(xiàn)的，該DSP硬件平臺(tái)包括FLASH存儲(chǔ)器、鏈路層控制器、物理層控制器、DSP和IEEE1394接口，其中FLASH存儲(chǔ)器是DSP的外部存儲(chǔ)器，用于擴(kuò)展DSP的數(shù)據(jù)存儲(chǔ)空間；所述DSP用于控制數(shù)據(jù)的傳輸/接收過(guò)程；鏈路層控制器用于實(shí)現(xiàn)DSP與物理層控制器的連接，并完成通信協(xié)議鏈路層的支持和管理，物理層控制器用于連接鏈路層控制器和IEEE1394傳輸線纜；

基于上述DSP硬件平臺(tái)的IEEE1394數(shù)據(jù)發(fā)送/接收方法包括：

用于DSP上電程序自引導(dǎo)的步驟；

用于系統(tǒng)及總線初始化的步驟；

用于分配DSP內(nèi)各存儲(chǔ)空間的地址范圍(包括起始地址、地址長(zhǎng)度)的步驟；

用于IEEE1394數(shù)據(jù)包發(fā)送/接收的步驟；

其中，用于系統(tǒng)及總線初始化的步驟中進(jìn)一步包括：

用于設(shè)置DSP的工作時(shí)鐘頻率為160MHz的步驟；

用于設(shè)置輸出時(shí)鐘頻率為40MHz的步驟；

用于初始化并分配中斷向量表的步驟；

用于配置地址空間上的等待周期的步驟；

用于初始化鏈路層控制器內(nèi)部寄存器和物理層控制器的內(nèi)部寄存器的步驟。

本發(fā)明所述的方法能夠?qū)崿F(xiàn)全功能的IEEE1394數(shù)據(jù)傳輸，并能夠方便的與各類專用嵌入式工業(yè)系統(tǒng)設(shè)備連接，同時(shí)能夠在IEEE1394傳輸協(xié)議底層操作傳輸功能，實(shí)現(xiàn)高速數(shù)據(jù)傳輸。

附圖說(shuō)明

圖1是本發(fā)明的DSP硬件平臺(tái)的結(jié)構(gòu)示意圖；圖2是本發(fā)明的DSP與鏈路層控制器的連接示意圖；圖3具體實(shí)施方式二所述的DSP與FLASH存儲(chǔ)器的連接示意圖；圖4是IEEE1394鏈路層控制器和物理層控制器的連接示意圖；圖5是具體實(shí)施方式一中所述的用于程序DSP上電自引導(dǎo)的步驟的具體過(guò)程。

具體實(shí)施方式

具體實(shí)施方式一：本實(shí)施方式所述的基于DSP硬件平臺(tái)的IEEE1394數(shù)據(jù)發(fā)送/接收方法的DSP硬件平臺(tái)包括FLASH存儲(chǔ)器、鏈路層控制器、物理層控制器、DSP和IEEE1394接口，其中FLASH存儲(chǔ)器是DSP的外部存儲(chǔ)器，用于擴(kuò)展DSP的數(shù)據(jù)存儲(chǔ)空間；所述DSP用于控制數(shù)據(jù)的傳輸/接收過(guò)程；鏈路層控制器用于實(shí)現(xiàn)DSP與物理層控制器的連接，并完成通信協(xié)議鏈路層的支持和管理，物理層控制器用于連接鏈路層控制器和IEEE1394傳輸線纜；

基于上述DSP硬件平臺(tái)的IEEE1394數(shù)據(jù)發(fā)送/接收方法包括：

用于DSP上電程序自引導(dǎo)的步驟；

用于系統(tǒng)及總線初始化的步驟；

用于分配DSP內(nèi)各存儲(chǔ)空間的地址范圍(包括起始地址、地址長(zhǎng)度)的步驟；

用于IEEE1394數(shù)據(jù)包發(fā)送/接收的步驟；

其中，用于系統(tǒng)及總線初始化的步驟中進(jìn)一步包括：

用于設(shè)置DSP的工作時(shí)鐘頻率為160MHz的步驟；

用于設(shè)置輸出時(shí)鐘頻率為40MHz的步驟；

用于初始化并分配中斷向量表的步驟；

用于配置地址空間上的等待周期的步驟；

用于初始化鏈路層控制器內(nèi)部寄存器和物理層控制器的內(nèi)部寄存器的步驟。

本實(shí)施方式中的用于IEEE1394數(shù)據(jù)包發(fā)送/接收的步驟中進(jìn)一步包括：

用于把要發(fā)送/接收的數(shù)據(jù)打包成IEEE1394數(shù)據(jù)形式的步驟；

用于將打包后的數(shù)據(jù)通過(guò)鏈路層和物理層控制器發(fā)送/接收的步驟。

本實(shí)施方式中的用于系統(tǒng)及總線初始化的步驟中，將DSP的工作時(shí)鐘設(shè)置為160MHz，以確保IEEE1394傳輸帶寬的實(shí)現(xiàn)。

在用于系統(tǒng)及總線初始化的步驟中所述的地址空間上的等待周期要根據(jù)所選擇硬件存儲(chǔ)器的類型來(lái)配置，最高可設(shè)置為零等待狀態(tài)。