[發明專利]模擬信號數據壓縮處理器

無效

• 申請號: 200910069928.4
• 申請日: 2009-07-28
• 公開（公告）號: CN101625704A
• 公開（公告）日: 2010-01-13
• 發明（設計）人: 尚利軍;趙長有;唐娜
• 申請（專利權）人: 依諾維信科技（天津）有限公司
• 主分類號: G06F17/40
• 分類號: G06F17/40
• 代理公司: 天津盛理知識產權代理有限公司
• 代理人: 王來佳

1.一種模擬信號數據壓縮處理器，其特征在于：其處理器采集板 (1)由DSP采集單元(5)、數據鎖存單元(1-4)、串口通訊單元(4)、 外設工控機(3)、信號調理單元(1-1)、A/D轉換單元(1-2)、D/A轉 換單元(1-3)、邏輯控制單元(2)和數據存儲單元(6)組成，DSP 采集單元(5)的采集數據傳輸端通過串口通訊單元(4)與外設工控 機(3)相連，DSP采集單元(5)連接邏輯控制單元(2)，該邏輯控 制單元(2)的D/A轉換控制輸出端連接D/A轉換單元(1-3)的控制 輸入端，邏輯控制單元(2)的A/D轉換控制輸出端連接A/D轉換單 元(1-2)的控制輸入端，邏輯控制單元(2)的程序控制輸出端連接 數據存儲單元(6)的控制輸入端，邏輯控制單元(2)的串口通訊控 制輸出端連接串口通訊單元(4)的控制輸入端，邏輯控制單元(2) 的多個數據鎖存控制輸出端連接采集板(1)上的每個數據鎖存單元 (1-4)的控制輸入端，采集板(1)上的數據鎖存單元(1-4)的數 據輸出端與DSP采集單元(5)的數據傳輸端相連，邏輯控制單元(2) 的輸出端連接信號調理單元(1-1)的輸入端；

所述信號調理單元(1-1)由乘法電路(1-1-1)、減法電路(1-1-2)、 積分電路(1-1-3)、第一放大電路(1-1-4)、第二放大電路(1-1-5)、 第三放大電路(1-1-6)組成，一路模擬信號輸入到乘法電路(1-1-1) 的輸入端；D/A轉換單元(1-3)的輸出端與乘法電路(1-1-1)的另 一個輸入端相連，乘法電路(1-1-1)的兩個輸出端分別與減法電路 (1-1-2)的兩個輸入端相連，減法電路(1-1-2)的輸出端連接積分 電路(1-1-3)的輸入端，積分電路(1-1-3)的輸出端連接第一放大 電路(1-1-4)的輸入端，第一放大電路(1-1-4)的輸出端連接第二 放大電路(1-1-5)的輸入端，第二放大電路(1-1-5)的輸出端連接 第三放大電路(1-1-6)的輸入端，第三放大電路(1-1-6)的輸出端 連接A/D轉換單元(1-2)的輸入單元相連。

2.根據權利要求1所述的模擬信號數據壓縮處理器，其特征在 于：所述A/D轉換單元(1-2)采用16位模數轉換器(U1)。

3.根據權利要求1所述的模擬信號數據壓縮處理器，其特征在 于：所述DSP采集單元(5)由DSP中央芯片(5-6)、第一雙通電平 轉換器(5-2)、第二雙通電平轉換器(5-4)、第三單通數據隔離器 (5-1)、第四單通數據隔離器(5-5)、EPROM存儲器(5-3)、復位電 路(5-7)、FLASH數據存儲器(5-8)和邏輯控制器(5-9)組成，DSP 中央芯片(5-6)的D0至D7腳通過八位數據線分別連接第一雙通電 平轉換器(5-2)的八個輸入端，第一雙通電平轉換器(5-2)的八個 輸出端分別連接EPROM存儲器(5-3)的八位數據輸入端、串口通訊 單元(4)的八位數據輸入端和第三單通數據隔離器(5-1)的八個輸 入端，DSP中央芯片(5-6)的D8至D15腳通過八位數據線分別連接 第二雙通電平轉換器(5-4)的八個輸入端，第二雙通電平轉換器(5-4) 的八個輸出端分別連接FLASH數據存儲器(5-8)的八位復用I/O口 和第四單通數據隔離器(5-5)的八個輸入端，EPROM存儲器(5-3) 的十六位地址輸入端連接DSP中央芯片(5-6)的A0-A15腳，DSP中 央芯片(5-6)的A0-A2腳連接串口通訊單元(4)的三位地址線，DSP 中央芯片(5-6)的A20-A23、讀寫腳和SERTB腳連接邏輯控制單元 (2)的19、20、21、22、18、16腳，DSP中央芯片(5-6)的第一 中斷源與邏輯控制單元(2)的25腳相連。

4.根據權利要求3所述的模擬信號數據壓縮處理采集器，其特 征在于：所述邏輯控制單元(2)的A/D轉換控制腳12與一個A/D轉 換單元(1-2)的24腳相連，邏輯控制單元(2)的D/A轉換控制腳 13與一個D/A轉換單元(1-3)的9腳相連，邏輯控制單元(2)的 數據方向控制腳24分別與第一雙通電平轉換器(5-2)、第二雙通電 平轉換器(5-4)的1腳相連，FLASH數據存儲器(5-8)的控制使能 腳9、命令鎖存使能腳16、地址鎖存使能腳17、讀控制腳8、寫控制 腳18分別與邏輯控制單元(2)的2、8、9、1、10腳相連，第一雙 通電平轉換器的DOO與邏輯控制單元(2)的33腳相連，串口通訊單 元(4)的復位控制腳39、中斷控制腳33、讀控制腳24、寫控制腳 20、分別連接邏輯控制單元(2)的30、31、32、34腳。