[發(fā)明專利]一種自適應(yīng)修調(diào)高線性度插值器

有效

• 申請?zhí)枺?/td>: 200910059906.X
• 申請日: 2009-07-03
• 公開（公告）號: CN101902218A
• 公開（公告）日: 2010-12-01
• 發(fā)明（設(shè)計(jì)）人: 武國勝;張子澈
• 申請（專利權(quán)）人: 四川和芯微電子股份有限公司
• 主分類號: H03L7/00
• 分類號: H03L7/00;H03K5/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路的數(shù)據(jù)接收-發(fā)送技術(shù)領(lǐng)域，特別是一種自適應(yīng)修調(diào)高線性度插值器。

背景技術(shù)

高線性度插值器在數(shù)據(jù)接收-發(fā)送系統(tǒng)中廣泛應(yīng)用，例如數(shù)據(jù)采樣、頻率抖動生成等功能模塊。在不同數(shù)字配置字的情況下，線性插值器產(chǎn)生均勻多相時鐘，而高性能的數(shù)據(jù)接收-發(fā)送系統(tǒng)要求這些時鐘有極高的線性度與一致性。

傳統(tǒng)的插值器雖然可以對版圖進(jìn)行精確對稱與匹配控制以消除空間上的差異，但主要由于以下3點(diǎn)原因：

1、輸入對管柵極漏電；

2、輸入對管漏源漏電；

3、高速狀態(tài)時輸入對管Cgd耦合；

使得插值器輸入端的2個信號由于相位的差異即時間上的差異相互之間產(chǎn)生的串?dāng)_，惡化插值輸出線性度。

傳統(tǒng)插值器如圖1(a)示，輸入Ain，Bin同源時鐘分別經(jīng)過不同延遲得到，在相位上相差θ度，表現(xiàn)為時間延遲tDelay。插值器另有一相位控制字輸入：PH<0：X>，該輸入控制字控制插值單元輸出信號相位量，其中X∈N[1，+∞)。

a)當(dāng)控制字為(0，……，0)時，插值器輸出INTout無限接近前相位輸入Ain，此時插值器狀態(tài)可等效于一延遲器，該延遲器輸入為Ain，輸出為Aout如圖1(b)。由于Ain相位先于Bin，受到Bin干擾較小，Ain至Aout延遲為tDelayA，圖2(a)；

b)當(dāng)控制字為(1，……，1)時，插值器輸出INTout無限接近后相位輸入Bin，此時插值器狀態(tài)可等效于一個延遲器，該延遲器輸入為Bin，輸出為Bout如圖1(c)。由于Bin相位滯后于Ain，受到Ain干擾較大，Bin至Bout延遲僅為tDelayB，圖2(b)；

綜合a)，b)，當(dāng)控制字由(0，……，0)變化至(1，……，1)過程中，插值器輸出由前相位Ain變化至后相位Bin，插值器兩參考輸入Ain，Bin之間延遲tDelay，但插值器輸出變化了tDelayOUT＝tDelay-|tDelayA-tDelayB|，因?yàn)镈elayA≠tDelayB-->tDelayOUT≠tDelay，因而引入較大非線性，如圖2(c)所示。

例如，如圖3-4所示，PH<0：X>中X＝1，tDelay＝160ps，tDelayA＝90ps，tDelayB＝60ps：

a)當(dāng)控制字為(0，0)時，插值器輸出INTout無限接近前相位輸入Ain，此時插值器狀態(tài)可等效于一延遲器，該延遲器輸入為Ain，輸出為Aout如圖3(b)所示。由于Ain相位先于Bin，受到Bin干擾較小，Ain至Aout延遲為90ps，圖4(a)所示；

b)當(dāng)控制字為(1，1)時，插值器輸出INTout無限接近后相位輸入Bin，此時插值器狀態(tài)可等效于一延遲器，該延遲器輸入為Bin，輸出為Bout如圖3(c)所示。由于Bin相位滯后于Ain，受到Ain干擾較大，Bin至Bout延遲僅為60ps，如圖4(b)所示；

綜合a)，b)，當(dāng)控制字由(0，0)變化至(1，1)過程中，插值器輸出由前相位Ain變化至后相位Bin，雖然插值器兩參考輸入Ain，Bin之間延遲160ps，但插值器輸出僅變化了130ps，如圖4(c)所示，引入較大非線性。

再例如，如圖5-6所示，PH<0：X>中X＝3，tDelay＝170ps，tDelayA＝100ps，tDelayB＝70ps：

a)當(dāng)控制字為(0，0，0，0，)時，插值器輸出INTout無限接近前相位輸入Ain，此時插值器狀態(tài)可等效于一個延遲器，該延遲器輸入為Ain，輸出為Aout如圖5(b)。由于Ain相位先于Bin，受到Bin干擾較小，Ain至Aout延遲為100ps，圖6(a)；

b)當(dāng)控制字為(1，1，1，1)時，插值器輸出INTout無限接近后相位輸入Bin，此時插值器狀態(tài)可等效于一個延遲器，該延遲器輸入為Bin，輸出為Bout如圖5(c)。由于Bin相位滯后于Ain，受到Ain干擾較大，Bin至Bout延遲僅為70ps，圖6(b)；

綜合a)，b)，當(dāng)控制字由(0，0，0，0)變化至(1，1，1，1)過程中，插值器輸出由前相位Ain變化至后相位Bin，雖然插值器兩參考輸入Ain，Bin之間延遲170ps，但插值器輸出僅變化了140ps，見圖6(c)，引入較大非線性。

發(fā)明內(nèi)容