[發明專利]STI的形成方法

有效

• 申請號: 200910056730.2
• 申請日: 2009-08-20
• 公開（公告）號: CN101996921A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 代培剛;馮永剛;張永興;宋化龍
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/318
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及半導體制造技術領域，特別涉及一種STI的形成方法。

背景技術

隨著半導體工藝進入深亞微米時代，0.13μm以下的元件例如CMOS器件中，NMOS晶體管和PMOS晶體管之間的隔離均采用STI(淺溝槽隔離)工藝形成。

圖1為現有技術中一種STI的制造方法流程圖。參考圖1，STI的形成方法通常包括步驟：S1：提供半導體基底，具體的首先在半導體基底上形成刻蝕阻擋層；S2：接著在所述刻蝕阻擋層上形成光掩膜層，接著圖案化所述光掩膜層，使得所述刻蝕阻擋層的部分區域被暴露；S3：對刻蝕阻擋層及刻蝕阻擋層下層的半導體基底進行刻蝕，在所述刻蝕阻擋層和所述半導體基底中形成溝槽，具體的，利用所述圖案化的光掩膜層做掩膜，對所述刻蝕阻擋層和所述半導體基底進行刻蝕，在刻蝕阻擋層和半導體基底中形成溝槽；S4：向所述溝槽內填充絕緣介質，例如絕緣介質可以為氧化物；S5：平坦化所述絕緣介質；S6：去除刻蝕阻擋層，形成STI。

例如在文件號為“US6713780B2”的美國專利文獻中提供了一種利用多晶硅層做刻蝕阻擋層形成STI的方法，參考圖2至圖5，包括步驟：在襯底10表面形成刻蝕阻擋層20，其為從下到上的氧化物層20a-多晶硅層20b-氮化硅層20c的疊層結構，其中氮化物層20c為硬掩膜層，多晶硅層20b為緩沖層；刻蝕在襯底10和刻蝕阻擋層20內形成溝槽30；采用熱氧化的方法在溝槽30的側壁及襯底上生長氧化硅層40；向所述溝槽30填充介質50；對填充介質50進行平坦化，并去除氮化硅層20c；最后將氧化物層20a和多晶硅層20b清洗掉，形成STI。

上述STI的形成方法中所述刻蝕阻擋層通常為多晶硅層和氮化硅層的疊層結構，在STI制造過程中發現，STI形成過程中刻蝕形成溝槽時，由于刻蝕阻擋層的厚度較厚，因此刻蝕過程中容易出現刻蝕阻擋層脫落的問題。

發明內容

本發明的解決的問題是減小刻蝕過程中的刻蝕阻擋層脫落。

為了解決上述問題，本發明提供了一種STI的形成方法，包括步驟：提供半導體基底；在半導體基底上利用原子層沉積的方法形成氮化物層；在所述氮化物層上形成硬掩膜層，所述氮化物層和硬掩膜層構成刻蝕阻擋層；對所述硬掩膜層、氮化物層以及半導體基底進行刻蝕，從而在硬掩膜層、氮化物層以及半導體基底內形成溝槽；沉積絕緣介質，所述絕緣介質覆蓋所述溝槽的側壁和底部以及硬掩膜層；對所述絕緣介質進行平坦化；去除所述氮化物層和硬掩膜層。

可選的，所述硬掩膜層的材料為氮化硅。

可選的，所述硬掩膜層的形成方法為LPCVD。

可選的，所述氮化物層的形成方法中沉積溫度為400℃至600℃。

可選的，形成所述氮化物層的原料包括：SiH₂CL₂和NH₃，SiH₂CL₂和NH₃的流量比為1/5至1/10。

可選的，SiH₂CL₂的流量為0.2L/min至1L/min，NH3的流量為1L/min至5L/min，沉積時間為10mins至120mins。

可選的，所述氮化物層的厚度為114埃±15埃，硬掩膜層的厚度為82±15埃。

可選的，所述半導體基底還包括氧化硅層。

可選的，所述氧化硅層利用熱氧化生長的方式形成。

可選的，對所述硬掩膜層、氮化物層以及半導體基底進行刻蝕，形成溝槽的步驟包括：

在硬掩膜層上形成具有開口的掩膜圖形；

以所述掩膜圖形為掩膜對硬掩膜層、氮化物層和半導體基底進行刻蝕。

和現有技術相比，上述技術方案的優點在于：

通過將現有技術中的刻蝕阻擋層中的多晶硅緩沖層替換為本發明中的氮化物層，因為氮化物層的刻蝕速率小于多晶硅的刻蝕速率，因此利用氮化物層做緩沖層還可以起到硬掩膜的作用，因此這樣就可以將緩沖層和硬掩膜層的厚度都減薄，也就是刻蝕阻擋層減薄，從而這樣就使得刻蝕阻擋層在刻蝕中脫落的可能性減小，并且因為硬掩膜層減薄從而平坦化效率更高。

附圖說明

通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目的、特征和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發明的主旨。

圖1為現有的一種STI形成方法的流程圖；

圖2至圖5為現有的一種STI形成方法的示意圖；

圖6為本發明的STI的形成方法流程圖；