[發明專利]基于現場可編程門陣列的IEEE 1394b數據傳輸處理系統

無效

• 申請號: 200910056677.6
• 申請日: 2009-08-20
• 公開（公告）號: CN101625669A
• 公開（公告）日: 2010-01-13
• 發明（設計）人: 黃茂祥;史文歡;王宸昊;劉允才
• 申請（專利權）人: 上海交通大學
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 上海交達專利事務所
• 代理人: 毛翠瑩

1.一種基于現場可編程門陣列FPGA的IEEE?1394b數據傳輸處理系統，其特征在于包括：FPGA邏輯和控制電路，IEEE?1394b控制器電路，存儲器電路，外部復位電路和時鐘電路；

所述的FPGA邏輯和控制電路，其核心為FPGA芯片，該芯片內部以可編程片上系統SOPC的方式整合了嵌入式處理器、外設組件互連PCI接口控制器、存儲器接口控制器、片上存儲器和鎖相環控制器；其中嵌入式處理器作為整個數據傳輸處理系統的控制和處理的核心單元，通過總線與PCI接口控制器、存儲器接口控制器、片上存儲器和鎖相環控制器相連，控制整個數據傳輸處理系統的初始化和數據通信；PCI接口控制器與IEEE?1394b控制器電路和時鐘電路相連，按照IEEE?1394OHCI開放式主機控制接口協議配置；存儲器接口控制器與存儲器電路相連，提供存儲器的數據通道；鎖相環控制器與時鐘電路相連，提供特定相位和頻率的時鐘信號；

所述的IEEE?1394b控制器電路與時鐘電路和外部IEEE?1394b設備相連，其核心為IEEE?1394b鏈路層芯片TSB82AA2和物理層芯片TSB81BA3，實現IEEE1394b同步和異步數據包的發送和接收；

所述的外部復位電路與FPGA邏輯和控制電路相連，提供整個數據傳輸處理系統的復位邏輯。