[發(fā)明專利]一種集成電路可靠性分析方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200910055399.2
• 申請(qǐng)日: 2009-07-24
• 公開(kāi)（公告）號(hào): CN101964003A
• 公開(kāi)（公告）日: 2011-02-02
• 發(fā)明（設(shè)計(jì)）人: 曾璇;尚笠;周海;楊帆;陸瀛海;朱恒亮
• 申請(qǐng)（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號(hào): G06F17/50
• 分類號(hào): G06F17/50
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 包兆宜

1.一種集成電路可靠性分析方法，考慮工藝參數(shù)擾動(dòng)和反向偏置溫度不穩(wěn)定性NBTI效應(yīng)影響，其步驟如下：

步驟1：讀取集成電路網(wǎng)表；同時(shí)考慮工藝參數(shù)擾動(dòng)和NBTI作用，建立單元電路延時(shí)老化隨機(jī)分析基準(zhǔn)模型；

步驟2：讀取需要分析統(tǒng)計(jì)時(shí)延分布的時(shí)間點(diǎn)；讀取電路工作時(shí)經(jīng)歷的各個(gè)工作環(huán)境數(shù)據(jù)以及在各個(gè)工作環(huán)境的工作時(shí)間長(zhǎng)度；所述工作環(huán)境數(shù)據(jù)包括工作溫度及占空比；

步驟3：根據(jù)電路網(wǎng)表建立用于電路時(shí)序分析的電路圖，對(duì)電路圖進(jìn)行一次快速裁剪，刪除不關(guān)鍵的路徑；

步驟4：針對(duì)電路工作指定時(shí)間所經(jīng)歷的各個(gè)輸入端信號(hào)占空比情況，對(duì)電路進(jìn)行邏輯仿真，得到在各個(gè)輸入端信號(hào)占空比情況下電路中每一個(gè)單元電路輸入端的信號(hào)占空比數(shù)據(jù)；

步驟5：對(duì)于每一個(gè)單元電路，將單元電路工作時(shí)經(jīng)歷的多個(gè)工作環(huán)境的老化時(shí)間等效為在單一工作環(huán)境下的等效老化時(shí)間；所述多個(gè)工作環(huán)境包括工作溫度和輸入端信號(hào)占空比；

步驟6：對(duì)于每一個(gè)單元電路，根據(jù)等效老化時(shí)間所對(duì)應(yīng)的單一工作環(huán)境下的工作溫度和信號(hào)占空比，使用縮放函數(shù)對(duì)單元電路的老化基準(zhǔn)模型進(jìn)行縮放，得到器件在等效的單一工作環(huán)境下，工作等效老化時(shí)間后的統(tǒng)計(jì)延時(shí)模型，并表示成工藝參數(shù)的隨機(jī)正交多項(xiàng)式展開(kāi)形式；

步驟7：使用統(tǒng)計(jì)靜態(tài)時(shí)序分析方法對(duì)整個(gè)電路進(jìn)行分析得到電路在所關(guān)心的時(shí)間點(diǎn)上的統(tǒng)計(jì)延時(shí)分布。

2.如權(quán)利要求1所述集成電路可靠性分析方法，其特征在于：步驟1所述單元電路延時(shí)老化隨機(jī)分析基準(zhǔn)模型的建模方法，步驟如下：

步驟101：讀取單元電路的電路特性數(shù)據(jù)以及工藝參數(shù)統(tǒng)計(jì)特性；

步驟102：讀取并設(shè)定單元電路的基準(zhǔn)溫度和輸入信號(hào)占空比；

步驟103：根據(jù)工藝參數(shù)的統(tǒng)計(jì)特性采用稀疏網(wǎng)格法建立采樣點(diǎn)；

步驟104：在每一個(gè)采樣點(diǎn)上得到器件由NBTI引起的閾值電壓偏移，通過(guò)電路模擬程序得到單元電路延時(shí)隨時(shí)間偏移量；

分步驟1：得到在采樣點(diǎn)上MOS器件的工藝參數(shù)以及NBTI引起的閾值電壓偏移量；

分步驟2：得到在采樣點(diǎn)上的單元電路的延時(shí)老化數(shù)據(jù)，即延時(shí)隨時(shí)間的偏移量。

步驟105：利用采樣點(diǎn)上的單元電路的延時(shí)老化數(shù)據(jù)，擬合得出在基準(zhǔn)環(huán)境下單元電路延時(shí)隨工藝參數(shù)擾動(dòng)和時(shí)間變化的系數(shù)，獲得同時(shí)考慮工藝參數(shù)擾動(dòng)和NBTI效應(yīng)的單元電路延時(shí)老化隨機(jī)分析基準(zhǔn)模型；所述基準(zhǔn)環(huán)境包括溫度和占空比。

3.如權(quán)利要求1或2所述集成電路可靠性分析方法，其特征在于：所述步驟可采用C、C++或FORTRAN等編程語(yǔ)言編譯得到工藝參數(shù)擾動(dòng)下集成電路可靠性分析程序。

4.一種采用權(quán)利要求1至3所述集成電路可靠性分析方法工作的分析裝置(312)，包括輸入單元(302)、輸出單元(303)、程序存儲(chǔ)單元(305)、外部總線(310)、內(nèi)存(306)、存儲(chǔ)管理單元(307)、輸入輸出橋接單元(308)、系統(tǒng)總線(311)和處理器(309)，其特征在于：

所述輸入單元(302)、輸出單元(303)和程序存儲(chǔ)單元(305)直接連接到所述外部總線(310)；外部總線(310)通過(guò)輸入輸出橋接單元(308)與所述系統(tǒng)總線(311)相連；所述內(nèi)存(306)通過(guò)存儲(chǔ)管理單元(307)連接到系統(tǒng)總線(311)；所述處理器(309)直接連接到系統(tǒng)總線(311)；在程序存儲(chǔ)單元(305)中存儲(chǔ)所述的工藝參數(shù)擾動(dòng)下集成電路可靠性分析程序(304)；

所述分析裝置(312)通過(guò)輸入單元(302)輸入待分析電路特征數(shù)據(jù)、單元電路老化基準(zhǔn)模型、工作時(shí)間以及電路工作環(huán)境參數(shù)(301)至內(nèi)存(306)；同時(shí)，可靠性分析程序(304)也被載入內(nèi)存(306)；處理器(309)執(zhí)行可靠性分析程序(304)對(duì)電路進(jìn)行分析，分析結(jié)果經(jīng)過(guò)輸出單元(303)以圖形或文本的形式提供給用戶。