[發明專利]MOS晶體管及其制作方法

有效

• 申請號: 200910054411.8
• 申請日: 2009-07-03
• 公開（公告）號: CN101937848A
• 公開（公告）日: 2011-01-05
• 發明（設計）人: 肖德元;季明華;吳漢明
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/324;H01L29/78;H01L29/423
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 李麗

技術領域

本發明涉及半導體技術領域，尤其涉及MOS晶體管及其制作方法。

背景技術

隨著半導體工業朝更小、速度更快的器件發展，半導體器件的特征橫向尺寸和深度逐漸減小，要求源/漏極以及源/漏極延伸區(Source/DrainExtension)相應地變淺，當前工藝水平要求半導體器件的源/漏極結的深度小于1000埃，而且最終可能要求結的深度在200埃或者更小的數量級。當前源/漏極結幾乎都是以離子注入法來進行摻雜形成。隨著電子元件的尺寸縮小，如何以毫微米的工藝技術制造金屬-氧化物-半導體(MOS)晶體管的源極和漏極是目前和未來離子注入技術的發展方向。

現有形成MOS晶體管如專利號為6624014的美國專利中所記述的，具體工藝如圖1至圖3。參考圖1，提供半導體襯底100，所述半導體襯底100中形成有隔離結構101，隔離結構101之間的區域為有源區102；在有源區102的半導體襯底100中摻雜離子，形成摻雜阱103；在有源區102的半導體襯底100上依次形成柵介質層104與柵極105，所述柵介質層104與柵極105構成柵極結構106。

如圖2所示，以柵極結構106為掩模，進行離子注入，在半導體襯底100內形成源/漏極延伸區110。

如圖3所示，在柵極結構106兩側形成側墻112；以側墻112及柵極結構106為掩模，在柵極結構106兩側的半導體襯底100中進行離子注入，形成源/漏極114。最后，對半導體襯底100進行退火，使注入的各種離子擴散均勻。

現有技術形成的MOS晶體管的結構單一，在設計中不夠靈活；且隨著半導體器件的集成度越來越高，其體積隨之變小的余地越來越小，無法滿足工藝發展需求。

發明內容

本發明解決的問題是提供一種MOS晶體管及其制作方法，防止MOS晶體管的結構單一，體積無法繼續變小。

為解決上述問題，本發明一種MOS晶體管的制作方法，包括：提供半導體襯底，所述半導體襯底包含硅基底、位于硅基底上的氧化層和位于氧化層上的頂層硅，所述頂層硅為n型單晶硅；向頂層硅內進行第一次p型離子注入形成第一p型單晶硅層，所述第一p型單晶硅層與氧化層接觸；向頂層硅內進行第二次p型離子注入形成第二p型單晶硅層，所述第一p型單晶硅層和第二p型單晶硅層之間為第一n型單晶硅層，第二p型單晶硅層上為第二n型單晶硅層；進行退火工藝后，刻蝕第二n型單晶硅層、第二p型單晶硅層、第一n型單晶硅層和第一p型單晶硅層，定義源/漏極區域；在第一p型單晶硅層中央形成第一柵極通孔，第二p型單晶硅層中央形成第二柵極通孔；進行高溫處理，使第一n型單晶硅層和第二n型單晶硅層的邊角圓滑；對第一p型單晶硅層、第一n型單晶硅層、第二p型單晶硅層和第二n型單晶硅層進行摻雜形成同一導電類型的單晶硅層；在第一柵極通孔和第二柵極通孔內以及源/漏極區域周圍依次形成柵介質層和柵極；在柵極兩側源/漏極區域的第一p型單晶硅層、第一n型單晶硅層、第二p型單晶硅層和第二n型單晶硅層內形成源/漏極延伸區和源/漏極。

可選的，形成第一柵極通孔和第二柵極通孔的方法為電化學腐蝕法。所述電化學腐蝕法采用的是濃度為10％～49％的氫氟酸溶液，對p型單晶硅層和n型單晶硅層的腐蝕速率選擇比為10～20。

可選的，所述第一柵極通孔貫穿第一p型單晶硅層的厚度，第二柵極通孔貫穿第二p型單晶硅層。

可選的，所述p型離子為硼離子。所述第一次p型離子注入的劑量為10¹²/cm²～10¹⁴/cm²，能量為5KeV～25KeV，濃度為10¹⁶/cm³～10¹⁸/cm³。所述第二次p型離子注入的劑量為10¹²/cm²～10¹⁴/cm²能量為30KeV～50KeV，濃度為10¹⁶/cm³～10¹⁸/cm³。

可選的，所述退火時間為1秒～5秒，溫度為900℃～1200℃。

可選的，所述高溫處理的溫度為900℃～1200℃，時間為30分～120分。所述高溫處理采用的氣體為氫氣。

可選的，形成柵極之前還包括步驟：在柵介質層上形成阻擋層。所述阻擋層的材料為氮化鈦，厚度為1nm～10nm。