[發明專利]光盤抖晃特性測試裝置及其測試方法

無效

• 申請號: 200910054169.4
• 申請日: 2009-06-30
• 公開（公告）號: CN101599276A
• 公開（公告）日: 2009-12-09
• 發明（設計）人: 周為;阮昊;施宏仁;余超群
• 申請（專利權）人: 中國科學院上海光學精密機械研究所
• 主分類號: G11B7/00
• 分類號: G11B7/00;G11B20/18
• 代理公司: 上海新天專利代理有限公司
• 代理人: 張澤純

1、一種光盤抖晃特性測試裝置，其特征是該測試裝置是由光驅(5)、預處理電路(2)、外部時鐘源(3)、現場可編程門陣列(1)、計算機通信接口(4)和計算機(6)所構成，其連接關系是：

所述的現場可編程門陣列(1)包括時鐘管理模塊(1-1)、邊沿檢測模塊(1-2)、時鐘計數模塊(1-3)、脈寬計算模塊(1-4)、FIFO緩沖模塊(1-5)和邏輯控制模塊(1-6)，所述的時鐘管理模塊(1-1)的輸入端與所述的外部時鐘源(3)的輸出端口相連，所述的時鐘管理模塊(1-1)的四路分別移相為0°、45°、90°和135°的移相時鐘輸出口(CLK、CLK45、CLK90和CLK135)與所述的邊沿檢測模塊(1-2)的時鐘輸入口相連，所述的時鐘管理模塊(1-1)的0°移相時鐘輸出口(CLK)還分別與所述的時鐘計數模塊(1-3)和邏輯控制模塊(1-6)的時鐘輸入口相連，所述的邏輯控制模塊(1-6)控制各模塊的工作，所述的時鐘計數模塊(1-3)、邊沿檢測模塊(1-2)的信號輸入端口分別與預處理電路(2)輸出的數字化HF信號端口相連，所述的時鐘計數模塊(1-3)、邊沿檢測模塊(1-2)的輸出端與所述的脈寬計算模塊(1-4)的輸入端相連，所述的脈寬計算模塊(1-4)的輸出端與所述的FIFO緩沖模塊(1-5)的輸入端相連，該FIFO緩沖模塊(1-5)的輸出端與所述的計算機通信接口(4)的輸入端口相連，所述的預處理電路(2)輸出端口分別與所述的的邊沿檢測模塊(1-2)和時鐘計數模塊(1-3)的輸入端相連，所述的邏輯接口模塊(1-6)分別與所述的邊沿檢測模塊(1-2)、時鐘計數模塊(1-3)、脈寬計算模塊(1-4)、FIFO緩沖模塊(1-5)、計算機通信接口(5)和計算機(6)之間建立有通訊連接關系；

所述的光驅(5)輸出端口與所述的預處理電路(2)的輸入端口相連，該預處理電路(2)的輸出端口與所述的現場可編程門陣列(1)的數字化HF信號輸入端口相連，所述的外部時鐘源(3)的輸出端口與所述的現場可編程門陣列(1)的時鐘輸入端口相連，所述的現場可編程門陣列(1)的輸出端口通過所述的計算機通信接口(4)與所述的計算機(6)相連。

2、利用權利要求1所述的光盤抖晃特性測試裝置進行光盤抖晃特性的測試方法，其特征在于包括下列步驟：

①初始狀態，所述的時鐘計數模塊(1-3)和邊沿檢測模塊(1-2)都處于清零狀態，所述的外部時鐘源(3)向所述的時鐘管理模塊(1-1)輸入時鐘信號，該時鐘管理模塊(1-1)輸出4個分別移相0°、45°、90°和135°的移相時鐘信號至所述的邊沿檢測模塊(1-2)，所述的0°相時鐘信號還輸入所述的時鐘計數模塊(1-3)和邏輯接口模塊(1-6)，在所述的邏輯接口模塊(1-6)的控制下協調地進行測量；

②在所述的光驅(5)的驅動下，待測光盤輸出的HF信號經所述的預處理電路(2)進行放大和數字化處理，使其滿足TTL電平要求并輸出HF數字信號；

③當所述的HF數字信號同時輸入至所述的現場可編程門陣列(1)的邊沿檢測模塊(1-2)和時鐘計數模塊(1-3)時，所述的時鐘計數模塊(1-3)對所述的HF數字信號進行周期測量，得到所述的HF數字信號的脈寬周期計數結果；所述的邊沿檢測模塊(1-2)通過邊沿檢測方法對所述的HF數字信號脈沖進行邊沿測量，得到三位二進制編碼結果，表示脈沖邊沿位置；

④在邏輯控制模塊(1-6)的控制下，所述的時鐘計數模塊(1-3)周期計數結果和所述的邊沿檢測模塊(1-2)的邊沿位置同時傳輸至所述的脈寬計算模塊(1-4)，得到脈寬數據；

⑤所述的FIFO緩沖模塊(1-5)緩存來自脈寬計算模塊(1-4)脈寬數據，在所述的邏輯控制模塊(1-6)的控制下，將所述的脈寬數據以接口規定的數據格式在對應的傳輸時序下經所述的計算機通信接口(4)，進入所述的計算機(6)。

3、根據權利要求2所述的光盤抖晃特性的測試方法，其特征在于所述的邊沿檢測方法是利用所述的4個分別移相為0°、45°、90°和135°的移相時鐘信號(CLK、CLK45、CLK90和CLK135)將時鐘信號脈沖的1個時鐘周期分為8個子區域，通過判斷待測的所述的HF數字信號的脈沖邊沿所處的子區域來得到邊沿的位置，包括以下步驟：

①邊沿檢測開始，進行初始化處理，清零計數器和中間信號；

②將移相0°、45°、90°和135°的移相時鐘信號(CLK、CLK45、CLK90和CLK135)依次并置為一個4位二進制信號Bitclk；

③邊沿脈沖達到，觸發檢測過程；

④根據邊沿的特點，判斷是上升沿還是下降沿，執行相應的檢測操作，選取各自的輸出信號；

⑤判斷此時Bitclk的狀態，根據對應關系表得到邊沿所處的位置，將結果傳輸給上升沿輸出信號或下降沿輸出信號；

⑥與時鐘計數結果匹配時序，由于邊沿檢測過程完成于脈沖下降沿的結束，時鐘計數過程完成于無效時鐘的到來，兩者時序并不一致，所以約束兩個結果同時完成于下一個待測脈沖到來后的第三個計數周期內；

⑦匹配時鐘計數結果和邊沿檢測結果成功后，所述的時鐘計數模塊(1-3)會輸出ready信號至所述的邏輯控制模塊(1-6)，表示正確完成一次脈寬測量，可以進行脈寬的計算；

⑧根據所述的邏輯控制模塊(1-6)的指示，決定是否繼續執行脈寬測量，若已達到統計要求的數量，則可以停止測量，否則遵照上述③～⑦步驟繼續檢測。