[發(fā)明專利]優(yōu)化CMOS圖像傳感器版圖的方法

有效

• 申請?zhí)枺?/td>: 200910053496.8
• 申請日: 2009-06-19
• 公開（公告）號: CN101930480A
• 公開（公告）日: 2010-12-29
• 發(fā)明（設(shè)計）人: 羅飛;鄒立
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L21/8238
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 李麗

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種優(yōu)化CMOS圖像傳感器版圖的方法。

背景技術(shù)

目前電荷耦合器件(charge?coupled?device，CCD)是主要的實用化固態(tài)圖像傳感器件，具有讀取噪聲低、動態(tài)范圍大、響應(yīng)靈敏度高等優(yōu)點，但是CCD同時具有難以與主流的互補金屬氧化物半導(dǎo)體(Complementary-Metal-Oxide-Semiconductor，CMOS)技術(shù)相兼容的缺點，即以電荷耦合器件為基礎(chǔ)的圖像傳感器難以實現(xiàn)單芯片一體化。而CMOS圖像傳感器(CMOS?ImageSensor，CIS)由于采用了相同的CMOS技術(shù)，可以將像素陣列與外圍電路集成在同一芯片上，與電荷耦合器件相比，CMOS圖像傳感器具有體積小、重量輕、功耗低、編程方便、易于控制以及平均成本低的優(yōu)點。

CMOS圖像傳感器包括像素單元陣列，每個像素單元通常包括光電二極管和晶體管。如圖1所示，像素單元版圖包括光電二極管有源區(qū)a11，晶體管有源區(qū)a12，并列排列在晶體管有源區(qū)a12上的第一晶體管柵電極區(qū)a21，第二晶體管柵電極區(qū)a22，第三晶體管柵電極區(qū)a23。光電二極管有源區(qū)a11和與所述光電二極管有源區(qū)a11所在的像素單元的總面積比定義為填充因子，所述填充因子為衡量CMOS圖像傳感器圖像質(zhì)量的最重要因素之一。

像素單元版圖在經(jīng)過半導(dǎo)體制造工藝制備后，由于半導(dǎo)體的刻蝕工藝的限制，實際得到的圖形會與像素單元版圖有一定的偏差，以像素單元柵電極區(qū)刻蝕工藝為例，參考圖2，由于像素單元刻蝕速率在圖形的拐角處較大，刻蝕得到的圖形的拐角在刻蝕之后由直角變成弧形。具體地，像素單元的晶體管柵電極區(qū)b13的有效寬度W_eff小于實際版圖的晶體管柵電極區(qū)寬度W_total，考慮到以上因素，實際版圖的晶體管柵電極區(qū)寬度W_total會在設(shè)計時相應(yīng)的放大，來滿足有效的柵電極區(qū)寬度W_eff實際需求，但是這樣就實際上限制了光電二極管有源區(qū)的面積。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種優(yōu)化CMOS圖像傳感器版圖的方法，能夠有效提高CMOS圖像傳感器的圖像質(zhì)量。

為解決上述問題，本發(fā)明提供一種優(yōu)化CMOS圖像傳感器版圖的方法，包括，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；測試所述柵電極尺寸；根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。

與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：通過優(yōu)化版圖中的CMOS圖像傳感器的光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前光電二極管有源區(qū)面積，使得利用優(yōu)化的版圖制備得到CMOS圖像傳感器填充因子高，有效地提高CMOS圖像傳感器的圖像質(zhì)量。

附圖說明

圖1是像素單元版圖示意圖；

圖2是圖1所示的像素單元版圖實際制備在硅襯底上的示意圖；

圖3是CMOS圖像傳感器的制造方法的實施方式流程圖；

圖4是根據(jù)常規(guī)半導(dǎo)體工藝設(shè)計的CMOS圖像傳感器版圖；

圖5采用CF₄作為刻蝕劑的刻蝕方法與保護柵電極拐角刻蝕方法的對比效果圖；

圖6是根據(jù)本發(fā)明對CMOS圖像傳感器的版圖進行優(yōu)化后的效果圖。

具體實施方式

本發(fā)明提供一種優(yōu)化CMOS圖像傳感器版圖的方法的實施方式，如圖3所示，包括如下步驟：

步驟S101，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸；

步驟S102，根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括刻蝕步驟，所述刻蝕步驟采用保護柵電極拐角的刻蝕方法；

步驟S103，測試所述柵電極尺寸；

步驟S104，根據(jù)測試結(jié)果，對版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。

下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。