[發(fā)明專利]一種用于數(shù)字信號處理的可重構乘加算數(shù)運算單元

無效

• 申請?zhí)枺?/td>: 200910053269.5
• 申請日: 2009-06-17
• 公開（公告）號: CN101923459A
• 公開（公告）日: 2010-12-22
• 發(fā)明（設計）人: 陸雯青;趙爽;周曉方;任俊彥
• 申請（專利權）人: 復旦大學
• 主分類號: G06F7/544
• 分類號: G06F7/544;G06F7/52;G06F7/50
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 包兆宜

技術領域

本發(fā)明屬于集成電路設計領域，涉及可重構計算架構設計，具體涉及一種應用于數(shù)字信號處理的可重構乘加算數(shù)運算單元。

背景技術

在傳統(tǒng)的集成電路設計中，通常針對要實現(xiàn)的應用，對每一個模塊分別設計獨立硬件，最后將所有模塊放在一起，形成一個特定的數(shù)據(jù)通路，完成所要實現(xiàn)的功能。而在可重構計算架構思想中，通過外界不同的重構信息，將相同的硬件重構出不同的數(shù)據(jù)通路，從而以實現(xiàn)多種不同的運算，因此，使用可重構的思想，可以達到同一個硬件在時間上的復用，從而大大提高該塊硬件的利用效率，降低了系統(tǒng)實現(xiàn)成本，也為模塊復用提供了很高的靈活性。在數(shù)字信號處理中，基于乘加的運算使用得非常廣泛。在許多算法或協(xié)議的實現(xiàn)中，都會用到一種甚至多種乘加算法，例如有限脈沖響應濾波器(FIR)，快速傅立葉變換(FFT)等，而這些算法從本質上來說都是乘法與加法的結合，利于在同一種硬件上進行重構實現(xiàn)。

發(fā)明內容

本發(fā)明的目的是提供一種用于數(shù)字信號處理的可重構乘加算數(shù)運算單元，通過外部提供的不同重構信息，能夠靈活實現(xiàn)各種乘加運算。

本發(fā)明所提供的應用于數(shù)字信號處理的可重構乘加算數(shù)運算單元由三個部分構成，如圖1所示，第一部分(101)為運算部分，包含了多個相同的簇運算結構，每個簇結構通過不同的重構信號，能夠重構成不同的乘加數(shù)據(jù)通路，用以實現(xiàn)不同的運算；第二部分和第三部分為數(shù)據(jù)存儲及與外部數(shù)據(jù)交換結構，其中第二部分(102)為兩組移位寄存器，能夠通過不同的重構信號，實現(xiàn)數(shù)據(jù)加載、左移、右移的功能；第三部分(103)為一個寄存器堆，用于運算數(shù)據(jù)的存儲。

本發(fā)明所提供的可重構乘加算數(shù)運算單元，所述的簇運算結構如圖2所示，由一個數(shù)據(jù)選擇器(201)，兩個Booth編碼器(202)，兩個12-2壓縮器(203)，兩個3-2壓縮器(206)，4個加法器(204，207)和4個移位寄存器(205，208)組成。數(shù)據(jù)選擇器(201)從8個值中對輸入進行選擇，為后級的運算選擇出兩個乘數(shù)a，b(209)以及兩個加數(shù)c，d(210，212)。Booth編碼器(202)為16bit，采用了三bit編碼算法，得到9個部分積(211)，這些部分積與加數(shù)c以及移位寄存器(205)輸出的二選一結果(212)一起，送入12-2壓縮器(203)。12-2壓縮器(203)由一系列的3-2進位保留加法器CSA(Carry?Save?Adder)構成，計算結果(加法結果及進位)依次送入加法器(204)和移位寄存器(205)，得到移位后的連加結果。移位寄存器(205，208)均采用左移的barrel?shifter，可以通過配置得到任意bit的左移結果。兩個移位寄存器(205)的結果以及兩個外部輸入的加數(shù)d(212，213)分別送入下一級的3-2壓縮器(206)，再依次通過加法器(207)，移位寄存器(208)，得到最終計算結果。每個簇結構有兩種數(shù)據(jù)輸出方式，通過一個配置bit進行選擇，分別為兩個不同位置的移位寄存器(205，208)輸出。

本發(fā)明所提供的可重構乘加算數(shù)運算單元，所述的數(shù)據(jù)存儲及與外部數(shù)據(jù)交換結構如圖3所示。兩組移位寄存器(301)，能夠通過不同的重構信號，實現(xiàn)左移、右移或停止的功能，每次移位1bit。移位的起始數(shù)據(jù)通過兩個單獨的數(shù)據(jù)接口(302)與外部相連。除了串行移位功能外，兩組寄存器也可以進行并行的數(shù)據(jù)加載初始化，以圖3所示，每4個寄存器為一組(303)，通過控制信號，進行獨立的數(shù)據(jù)初始化。進行初始化的數(shù)據(jù)通過獨立的多路選擇器(304)，分別來自兩路外部輸入數(shù)據(jù)(305)，以及從寄存器堆(306)中讀出的數(shù)據(jù)(307)。多路選擇器(304)數(shù)據(jù)寬度同4個寄存器(303)的數(shù)據(jù)寬度是一致的。移位寄存器(302)的長度與簇運算結構的個數(shù)多少相關，如圖2所示，每個簇運算結構對應于8個寄存器(308)，這8個寄存器也是簇運算結構中第一級數(shù)據(jù)選擇(201)的數(shù)據(jù)來源(309)。寄存器堆(306)的長度也可指定，并對應不同寬度的讀、寫地址寬度。簇運算結構的運算結果寫回寄存器堆(306)，外部再從寄存器堆中進行讀取輸出(310)；輸入數(shù)據(jù)(311)也可直接寫入寄存器堆(306)中。

本發(fā)明所述的可重構乘加算數(shù)運算單元，其中所包含簇運算結構的個數(shù)，以及數(shù)據(jù)寄存器的大小，均可通過軟件在rtl代碼層面進行重構，即通過不同的軟件參數(shù)，可以得到不同規(guī)模的rtl層面的運算單元。