[發明專利]鎖相環電路及其控制方法

有效

• 申請號: 200910052964.X
• 申請日: 2009-06-12
• 公開（公告）號: CN101572545A
• 公開（公告）日: 2009-11-04
• 發明（設計）人: 任錚;胡少堅;周偉;唐逸;王勇;曹永峰;葉紅波
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H03L7/08
• 分類號: H03L7/08;H03L7/00
• 代理公司: 上海智信專利代理有限公司
• 代理人: 王 潔

1.一種鎖相環電路，用于產生一輸出信號，包括：

分頻器，用于接收該輸出信號，并調整該輸出信號的頻率以提供反饋信號；

鑒頻鑒相器，接收參考信號和該反饋信號，并輸出用于指示該參考信號和 該反饋信號相位差的相位差信號；

電荷泵，用于接收該相位差信號并輸出控制電流；

環路濾波器，用于產生控制電壓；

壓控振蕩器，用于調整該鎖相環電路的輸出信號頻率，其特征在于，該鎖 相環電路還包括：

電流鏡電路，用于接收并調整該電荷泵輸出的控制電流，該環路濾波器過 濾該調整后的控制電流以產生該控制電壓；

環路濾波電阻調整電路，用于根據該分頻器的分頻數信號，調整該環路濾 波器的電阻參數，該控制電壓經由該環路濾波電阻調整電路輸入到該壓控振蕩 器；該環路濾波電阻調整電路包括用于接收該環路濾波器輸出的控制電壓的輸 入端、用于輸出控制電壓到該壓控振蕩器的輸出端、第一電阻、第二電阻、第 四晶體管和第五晶體管，該第一、第二電阻并聯連接于該輸入端和輸出端之間， 該分頻器的分頻數信號的最高位和次高位分別輸入到該第四、第五晶體管的柵 極，通過控制該第四、第五晶體管的導通和截止來調整該第一、第二電阻并聯 電路的阻值。

2.如權利要求1所述的鎖相環電路，其特征在于：該電流鏡電路是反比可編 程電流鏡電路。

3.如權利要求1所述的鎖相環電路，其特征在于：該電流鏡電路包括第一晶 體管和至少一串聯晶體管單元，該串聯晶體管單元接收該電荷泵輸出的控制電 流，并控制該第一晶體管輸出調整后的控制電流，該串聯晶體管單元的導通數 目跟該第一晶體管輸出的控制電流成反比。

4.如權利要求3所述的鎖相環電路，其特征在于：每一串聯晶體管單元包括 第二晶體管和第三晶體管，該第二晶體管的源極接地，該第二晶體管的柵極連 接該第一晶體管的柵極，該第二晶體管的漏極連接該第三晶體管的源極，該第 三晶體管的柵極接收控制偏壓，該第三晶體管的漏極連接該第一晶體管的柵極 并接收該電荷泵輸出的控制電流，該第一晶體管的源極接地，漏極輸出該調整 后的控制電流。

5.如權利要求4所述的鎖相環電路，其特征在于：該控制偏壓用于控制該第 三晶體管的導通與截止，進而調整輸入與輸出該電流鏡電路的控制電流的比例 關系。

6.如權利要求1所述的鎖相環電路，其特征在于：該第四、第五晶體管的漏 極連接該第二電阻的一端，該第二電阻的另一端與該第一電阻的一端連接該輸 入端，該第四、第五晶體管的源極和該第一電阻的另一端連接該輸出端。

7.如權利要求6所述的鎖相環電路，其特征在于：該環路濾波電阻調整電路 還包括電源端、第三電阻和第一、第二、第三電容，該第三電阻連接于該第四、 第五晶體管的源極和該輸出端之間，該第一電容連接于該電源端和該輸入端之 間，該第二電容連接于該電源端與該第一、第二電阻的公共端，該第三電阻連 接于該電源端和該輸出端之間。

8.如權利要求1所述的鎖相環電路，其特征在于：該第一、第二電阻的電阻 值相同。

9.如權利要求1所述的鎖相環電路，其特征在于：該第四晶體管是PMOS 晶體管，該第五晶體管是NMOS晶體管，該分頻器的分頻數信號是數字信號， 該第四晶體管的柵極接收該分頻器的分頻數信號的最高位，該第五晶體管的柵 極接收該分頻器的分頻數信號的次高位。