[發(fā)明專利]嵌入式集成電路編程器

無效

• 申請(qǐng)?zhí)枺?/td>: 200910050811.1
• 申請(qǐng)日: 2009-05-08
• 公開（公告）號(hào): CN101576825A
• 公開（公告）日: 2009-11-11
• 發(fā)明（設(shè)計(jì)）人: 汪建新;夏恒超
• 申請(qǐng)（專利權(quán)）人: 上海耕研電子科技有限公司
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445;G11C16/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種嵌入式集成電路編程器，其特征在于包括：用于顯示設(shè) 備狀態(tài)及每次操作的信息和輸入相應(yīng)的指令、瀏覽系統(tǒng)存儲(chǔ)的信息的 LCD-Kcy模塊；用于進(jìn)行系統(tǒng)復(fù)雜的邏輯運(yùn)算、暫存必要的數(shù)據(jù)的 FPGA邏輯單元；用于調(diào)度、控制系統(tǒng)功能的完成，保存用戶數(shù)據(jù)文 件，暫存大量中間數(shù)據(jù)嵌入式處理器和基本存儲(chǔ)模塊；用于連接目標(biāo) 芯片與控制邏輯接口，可自適應(yīng)不同電壓等級(jí)的芯片靈活驅(qū)動(dòng)管；用 于給目標(biāo)芯片及靈活邏輯提供與目標(biāo)芯片相一致的電源的無級(jí)調(diào)節(jié) 電源和八路獨(dú)立適配器；其中：所述嵌入式處理器和基本存儲(chǔ)模塊分別 連接所述LCD-Kcy模塊、所述FPGA邏輯單元、所述芯片靈活驅(qū)動(dòng)管與 所述無級(jí)調(diào)節(jié)電源；所述FPGA邏輯單元連接所述LCD-Kcy模塊與所述 無級(jí)調(diào)節(jié)電源；所述芯片靈活驅(qū)動(dòng)管連接所述無級(jí)調(diào)節(jié)電源與所述八路 獨(dú)立適配器。

2.如權(quán)利要求1所述的嵌入式集成電路編程器，其特征在于所 述無極調(diào)節(jié)電源進(jìn)一步包括一主電源、一LDO模塊、一D/A模塊、一信 號(hào)放大模塊以及一電源合成模塊；其中所述主電源的輸出端連接所述 LDO模塊的輸入端，所述D/A模塊的輸出端連接所述信號(hào)放大模塊的輸 入端，所述LDO模塊與所述信號(hào)放大模塊的輸出端連接所述電源合成模 塊的輸入端。

3.如權(quán)利要求1所述的嵌入式集成電路編程器，其特征在于所 述靈活驅(qū)動(dòng)管采用雙向驅(qū)動(dòng)的電平傳輸芯片，在相應(yīng)的端口上加載特 定等級(jí)的電源電壓，采用配置丈件來設(shè)置目標(biāo)芯片的電壓。

4.如權(quán)利要求1所述的嵌入式集成電路編程器，其特征在于所 述FPGA邏輯單元配置寄存器，并可以進(jìn)行目標(biāo)芯片的側(cè)總線的拓展。

5.如權(quán)利要求1所述的嵌入式集成電路編程器，其特征在于所述嵌入 式處理器和基本存儲(chǔ)模塊進(jìn)一步包括一目標(biāo)芯片電源輸出模塊，一電流檢測(cè) 模塊，一目標(biāo)芯片，一接觸檢測(cè)電源模塊，一電源分配邏輯模塊，一綜合檢測(cè) 單元以及一處理器；其中：所述目標(biāo)芯片電源輸出模塊的輸出端連接所述電流 檢測(cè)模塊的輸入端，所述接觸檢測(cè)電源模塊的輸出端連接所述電源分配邏輯模 塊的輸入端，所述電流檢測(cè)模塊與電流檢測(cè)模塊的輸出端連接所述目標(biāo)芯片的 輸入端，所述目標(biāo)芯片的輸出端連接所述綜合檢測(cè)單元的輸入端，所述綜合檢 測(cè)單元的輸出端連接所述連接器的輸入端。

6.如權(quán)利要求1所述的嵌入式集成電路編程器，其特征在于所 述嵌入式集成電路編程器一次最多編程芯片數(shù)為8個(gè)。