[發明專利]片上系統芯片

無效

• 申請號: 200910049792.0
• 申請日: 2009-04-22
• 公開（公告）號: CN101593741A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 許丹;孔蔚然
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L25/07;H01L25/16;H01L25/18
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 鄭 瑋

技術領域

本發明涉及一種芯片，具體地說，涉及一種片上系統芯片。

背景技術

隨著半導體工藝水平和電路設計技術的提高，芯片已經從晶體管的集成發展邏輯門的集成，形成ASIC(專用集成電路)，廣泛應用各種領域。至20世紀90年代中期，人們將各種具有專用功能的集成電路作為一個IP(IntellectualProperty)核通過總線互連的方式集成在一塊芯片上，通常稱為片上系統芯片(SOC)。從設計上來說，SoC就是一個通過設計復用達到高生產率的硬件軟件協同設計的過程，可以有效地降低電子信息系統產品的開發成本，縮短開發周期，提高產品的競爭力，是未來工業界將采用的最主要的產品開發方式。

除了縮短開發周期、降低成本外，SOC由于將各種IP集成在一塊芯片，縮短了信號傳輸的距離，信號的傳輸得以大幅度的提升，降低系統板上因信號在多個芯片之間傳輸的延遲而導致的性能下降，它也提高了系統的可靠性和降低了總的系統成本，也降低了功耗。

目前對SOC的需求除了IP功能豐富、功耗小、速度快、面積小之外，也需要具有一定存儲容量，用于存儲信息或者與芯片內外的其他模塊交換數據等，因而都在芯片內嵌入有存儲模塊。

如今，SOC的應用環境日益復雜，SOC內的存儲模塊需要在不同電壓條件下進行工作，比如對存儲模塊進行讀(read)、寫(write)、擦除(erase)時需要的電壓條件均不相同，存儲模塊在與其他模塊比如邏輯模塊進行數據交換的時候，其操作電壓也不相同，傳統的SOC都采用一個電壓源提供其內嵌的存儲模塊，并在該存儲模塊內部或者外部設計專門電壓轉換電路，不僅增加芯片設計的復雜度、降低芯片的可靠性、也降低了芯片的工作效率，而且還增大了存儲器在芯片中的占用面積，從而增加了制造成本。

發明內容

本發明要解決的技術問題是：提供一種片上系統芯片，降低芯片設計復雜度，并提高工作效率，減少制造成本。

為解決上述技術問題，本發明提供一種片上系統芯片，所述片上系統芯片至少嵌入有一個存儲模塊，所述存儲模塊由至少二個電壓源提供電壓。

進一步的，所述電壓源由片上系統芯片內部提供或者由片上系統芯片外部提供。

進一步的，所述存儲模塊為隨機存儲器、動態隨機存儲器、只讀存儲器、可擦除可編程只讀存儲器、閃存、鐵電存儲器、相變隨機存取存儲器中的一種或者其中的任意組合。

進一步的，所述電壓源的電壓為12V、5V、3.3V、1.8V中的任意二個以上的組合。

與傳統的片上系統芯片相比，本發明提出的片上系統芯片通過在嵌入的存儲器上設置有多個電壓源，分別用于不同的工作條件下的工作電壓，使得存儲模塊或者片上系統芯片無須設計復雜的電壓轉換電路，減輕了電源管理的負擔，從而降低了芯片設計的復雜度、提高了芯片的可靠性、也提高了芯片的工作效率。

而且，由于減少了復雜的電壓轉換電路，使得整個芯片電路面積得以減少，從而降低了芯片的制造成本。

附圖說明

圖1為本發明實施例中片上系統芯片的結構示意圖。

具體實施方式

為了更清楚了解本發明的技術內容，特舉具體實施例并配合所附圖式說明如下。

請參閱圖1，圖1為本發明實施例中的片上系統芯片結構示意圖，該片上系統芯片1包括模塊一例如處理器15、模塊二例如編碼器16、模塊三例如解碼器17以及嵌入有一存儲模塊例如閃存10。所述處理器15、編碼器16、解碼器17通過總線11與閃存10進行數據交換和訪問，其中，所述閃存10含有三個電壓源，其中兩個電壓源(電壓源12和電壓源13)由芯片內部的電源模塊(未標示)分配提供，另外一個電壓源2來自芯片外部，例如來自連接該片上系統芯片1的主板上(未標示)。本實施例中，電壓源12和電壓源13的電壓分別為3.3V和1.8V，電壓源2的電壓為12V。

當所述片上系統芯片1的處理器15對所述閃存10進行訪問比如讀(read)操作的時候，只需從所述片上芯片1內部分配的電壓源13提供的1.8V即可工作。

當所述片上系統芯片1將處理器15、編碼器16或者解碼器17處理后得到的數據信息寫入(write)所述閃存10的時候，只需從所述片上芯片1內部分配的電壓源12提供的3.3V即可工作。

當需要對所述閃存10存儲的數據信息擦除(erase)時，通常在閃存的源極線上施加一高壓電源，可以使用來自主板上的電壓源2來直接提供。