[發明專利]全二進制權電容的分段電容陣列

無效

• 申請號: 200910049404.9
• 申請日: 2009-04-16
• 公開（公告）號: CN101534115A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 孫磊;戴慶元;喬高帥;謝芳;曹斌
• 申請（專利權）人: 上海交通大學
• 主分類號: H03K19/00
• 分類號: H03K19/00;H01L23/522;H01L27/00;H03M1/12
• 代理公司: 上海交達專利事務所
• 代理人: 王錫麟;王桂忠

1、一種全二進制權電容的分段電容陣列，包括：最高有效位電容陣列、最低有效位電容陣列、連接在最高有效位電容陣列和最低有效位電容陣列之間的多組分段電容陣列，以及各分段電容陣列之間的連接電容，其特征在于：所述連接電容完全由單位電容C₀的全二進制權倍數組成，連接電容是由連接兩段電容陣列中的下一段電容陣列中的所有二進制權電容串聯，再將其串聯電容進行兩組并聯構成。

2、根據權利要求1所述的全二進制權電容的分段電容陣列，其特征是，所述分段電容陣列在實現N位模數轉換時，其數目任意選取，即1≤M-L≤2^N，L≤i≤M，N表示自然數，M表示最高有效位電容陣列，L表示最低有效位電容陣列，連接在M電容陣列以及L電容陣列中間的任意電容陣列用符號i表示。

3、根據權利要求1所述的全二進制權電容的分段電容陣列，其特征是，所述各分段電容陣列中包含二進制權衡電容的個數任意選取，但需滿足整個結構中所包含的二進制權電容總數目均在2^N范圍之內，N表示自然數。