[發(fā)明專利]基于集中式目錄的嵌入式多核緩存一致性方法

無效

• 申請?zhí)枺?/td>: 200910049194.3
• 申請日: 2009-04-13
• 公開（公告）號: CN101859281A
• 公開（公告）日: 2010-10-13
• 發(fā)明（設計）人: 廖鑫
• 申請（專利權）人: 廖鑫
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發(fā)明涉及多核處理器體系領域，尤其涉及一種基于集中式目錄的嵌入式多核緩存一致性方法。

背景技術

未來的微處理器芯片結構越來越強調結構的層次化、功能部件的模塊化和分布化，讓每個功能部件都相對地簡單，部件內部盡可能保持連線的局部性。在此情況下，更高并行度的片上多核結構應運而生。片上多核處理器CMP(Chip?Multi-Processor)是在20世紀90年代出現(xiàn)的一種體系結構設計，最初是由美國斯坦福大學的研究人員提出，其思想是在單個芯片上利用豐富的晶體管資源集成多個處理器核，通過多核并行執(zhí)行的方式開發(fā)指令級、線程級等各個層次并行度來提高性能。

CMP結構是利用海量集成度構造新型高性能處理器的重要探索之一，以其良好的可擴展性、可重用性、低功耗和容忍線延遲等優(yōu)點被業(yè)界廣泛看好和接受，已經成為目前高性能微處理器體系結構的發(fā)展趨勢。進入21世紀后，主要微處理器制造廠商陸續(xù)開發(fā)基于CMP的多核CPU，，如IBM的Power6[12]、Sun的OpenSparcT1[13]、Intel的Montecito[14]等。針對特定領域的微處理器，如IBM與索尼、東芝合作設計，用于圖形工作站和PS3游戲機的Cell處理器[15]，以及主要面向嵌入式領域的MIPS、ARM微處理器也推出了多核處理器架構。

存儲層次向來是制約處理器性能的關鍵因素，運算性能的發(fā)揮在極大程度依賴于訪存子系統(tǒng)對運算數(shù)據(jù)的高效供應。在多核CPU環(huán)境中，多個處理器同時運行的多線程競爭單芯片有限的緩存、帶寬等存儲資源，造成訪存沖突加劇，傳統(tǒng)的訪存瓶頸將變得更加突出，存儲系統(tǒng)是決定多核處理器性能的關鍵因素之一。

在多核CPU中，每個處理器都有自己私有的緩存，并在二級緩存、三級緩存或者主存級別進行共享。然而，由于同一數(shù)據(jù)塊在多個處理器私有緩存中的副本不一致，在改善訪存性能的同時會產生緩存一致性問題。對于高速緩存一致性，如果一個存儲器系統(tǒng)滿足以下三個條件，則認為該存儲器系統(tǒng)是一致的：

1)對于處理器P對X進行寫操作之后的讀請求，如果在P的寫操作之后沒有其它處理器對x進行寫操作，那么返回的是處理器P寫的值。

2)在處理器Q對x進行寫操作后，處理器P對x進行讀請求，如果這兩個操作之間有足夠的間隔，且兩者之間沒有其它寫操作，那么返回給P的是Q所寫的值。

3)對同一地址的寫操作是串行執(zhí)行的，也就是說，任何兩個處理器對同一個地址的兩個寫操作在所有處理器看來都有相同的順序。

從硬件角度來看，多核CPU引入高速緩存一致性協(xié)議維護存儲器系統(tǒng)的一致性。在支持高速緩存一致性的多核CPU中，共享數(shù)據(jù)可以遷入本地高速緩存進行訪問，從而有效減少了訪問遠程共享數(shù)據(jù)的延遲，進而減少對共享緩存的帶寬要求。同時由于本地緩存為讀取的共享數(shù)據(jù)作了備份，所以一致性的高速緩存訪問這些副本時可以減少訪問延遲和讀取共享數(shù)據(jù)時的競爭現(xiàn)象。

根據(jù)寫操作的處理方式不同，緩存一致性協(xié)議可分為寫無效(WriteInvalidate)與寫更新(Write?Update)兩類。實現(xiàn)緩存一致性協(xié)議的關鍵在于跟蹤所有共享數(shù)據(jù)塊的狀態(tài)。目前廣泛使用的有兩類協(xié)議，它們采用不同的技術跟蹤共享數(shù)據(jù)。一是目錄式，把物理存儲塊的有效狀態(tài)存放在一個地點，稱之為目錄。二是監(jiān)聽式，每個含有物理存儲器中數(shù)據(jù)塊副本的高速緩存還要保留該數(shù)據(jù)塊有效狀態(tài)的副本，但是不集中地保存狀態(tài)。高速緩存通常放在共享存儲總線上，所有的高速緩存控制器對總線進行監(jiān)聽，來確定它們是否含有總線上請求的數(shù)據(jù)塊的副本。

發(fā)明內容

本發(fā)明的目的是在于提出多核處理器環(huán)境下基于集中式目錄的緩存一致性方法。

本發(fā)明解決其技術問題采用的技術方案如下：

各處理器對存儲層次的訪問過程是首先查找處理器核內部的數(shù)據(jù)緩存和指令緩存，查看其中是否存在所要訪問的數(shù)據(jù)，數(shù)據(jù)緩存根據(jù)相應數(shù)據(jù)緩存塊的狀態(tài)向目錄控制器發(fā)出請求，目錄控制器根據(jù)目錄項的內容控制數(shù)據(jù)緩存和共享緩存的數(shù)據(jù)通信。如果發(fā)現(xiàn)要訪問的數(shù)據(jù)仍然不在共享緩存中，啟動共享緩存對主存的訪問。不管在哪一級存儲層次中找到了要尋址的單元，對目標訪問以后，都要設置和修改維護數(shù)據(jù)一致性的標識位以便在后面的處理過程中根據(jù)恰當?shù)臉俗R進行修改或讀取數(shù)據(jù)。

1)緩存塊的狀態(tài)劃分