[發明專利]帶有內嵌電容的電阻串分壓裝置

有效

• 申請號: 200910047007.8
• 申請日: 2009-03-04
• 公開（公告）號: CN101826513A
• 公開（公告）日: 2010-09-08
• 發明（設計）人: 李亞和;楊緒華
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L23/62
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 謝安昆;宋志強

技術領域

本發明涉及集成電路設計與制造技術領域，特別涉及帶有內嵌電容的電阻串分壓裝置。?

背景技術

電阻串常被作為分壓器，廣泛應用于數模轉換器(Digital?to?analog?convertor，DAC)、模數轉換器(analog?to?digital?convertor，ADC)或其它需要額定參考電壓的集成電路中。?

圖1和圖2示出了半導體集成電路中的電阻串分壓裝置示意圖，其中圖1是等效電路，圖2示出了集成電路的實際構造。R0至R3為依次串聯的電阻連接在集成電路上的兩個節點之間，由連續的多晶硅材料構成；最左端的R3連接節點1(node1)，最右端的R0接節點2(node2)。T1-T3位于電阻串中電阻和電阻之間，是分電壓輸出端，通過接觸孔和金屬引線引出。開關是實際應用中的集成電路上的開關元件，圖中表示為SW1A-SW3A，分別連接到對應的T1-T3，用于控制是否讓輸出端輸出電壓VOUT。?

理想情況下，恒定電流只從node1通過電阻串流向node2，在T1-T3形成電位梯度，而開關所在電路中通過的電流始終為零。但在實際半導體集成電路中，開關由金屬氧化物半導體(MOS)器件構成，MOS的溝道中會有電荷存儲，當開關斷開或閉合的瞬間，存儲電荷會從溝道中流入或流出，產生瞬時電流，該瞬時電流會使流經電阻串上的電流產生波動，結果會影響到其他各個輸出端的電壓，使其產生瞬時擾動，從而造成對整個電路的不良影響。通過如下仿真可以看出瞬時電流的影響。?

用32個電阻組成類似于圖1所示電路電阻串，并將兩個這樣的電阻串用在10位2分段數模轉換器(DAC)中作仿真，讓電阻串上的開關依次斷開或閉合，測量電阻串中經過的電流。圖5中的實線表示出了測量得到的電流大小。可以看出，在開關斷開或閉合的時刻，電流曲線出現劇烈鋸齒，最高尖峰幅度達6.4uA。

現有技術中，對此的解決方案，是對通過對每個開關附加一個虛開關(dummy?switch)，圖3為采用dummy?switch技術的電阻串的等效電路示意圖；圖3中SW1B-SW3B為虛開關。保證虛開關控制電壓和與之對應的開關本身控制電壓的邏輯總是互補狀態，例如開關SW1A和SW1B的控制電壓邏輯總是互補狀態。如此可降低開關對電阻串的影響，但增加虛開關會額外占用晶片面積，并且使整個電路的設計和布局變的相當復雜，結果使電流鋸齒降低幅度十分有限。?

發明內容

有鑒于此，本發明提出一種帶有內嵌電容的電阻串分壓裝置，可以極大消除開關斷開或閉合時對電阻串瞬時電流波動影響。?

本發明提出的帶有內嵌電容的電阻串分壓裝置應用于半導體集成電路晶片中，所述電阻串分壓裝置包括多于一個的電阻，所述電阻依次串聯形成電阻串；相鄰電阻之間有電壓輸出端，可作為分壓輸出連接端；?

沿所述電阻串方向有與所述電阻串并行分布的內嵌電容；所述內嵌電容由三層構成，包括第一極板和第二極板，及間隔兩個極板中間的絕緣介電層；所述電阻串構成所述的內嵌電容的第一極板；第二極板接交流的接地端。?

所述電阻的構成材料包括單晶硅、多晶硅、銅或鋁。?

所述內嵌電容的第二極板的構成材料包括單晶硅、多晶硅、銅或鋁。?

所述內嵌電容絕緣介電層的構成材料包括氧化硅SiO₂，氮化硅Si₃N₄，氧化鉿HfO₂或氧化鋯ZrO₂。?

所述絕緣介電層的厚度取值范圍為2nm至50nm。?

從以上技術方案可以看出，本發明的帶內嵌電容的電阻串分壓裝置相當于在電阻串的每一個電壓輸出端都連接一個低通濾波電容，能夠有效削減開關斷開或閉合所引起擾動電流對分壓裝置的影響。如圖6中的圓圈所示，在開關斷開或閉合的時刻，電流鋸齒基本消除，最高尖峰幅度僅0.1uA，較之前未采用帶內嵌電容的電阻串分壓裝置的結果縮小了60倍之多。?

該電容可直接由CMOS工藝制作，無需額外的附加工藝和制程，結構簡單，易于實現；另外，由于是嵌入式結構，故不會增加電路設計和版圖布局的復雜度，不會增加額外的芯片占用面積；由于電容有效容值大，保證電路的抗擾動性能有很大提高。?

附圖說明

圖1為現有技術的電阻串的等效電路示意圖；?

圖2為現有技術的電阻串的構成示意圖；?

圖3為采用dummy?switch技術的電阻串的等效電路示意圖；?