[發明專利]一種高速動態偽隨機計數裝置

無效

• 申請號: 200910045201.2
• 申請日: 2009-01-13
• 公開（公告）號: CN101488749A
• 公開（公告）日: 2009-07-22
• 發明（設計）人: 孫海云;王峰;俞義華;袁小波
• 申請（專利權）人: 上海應用技術學院
• 主分類號: H03K21/10
• 分類號: H03K21/10;G11C11/405
• 代理公司: 上海申匯專利代理有限公司
• 代理人: 吳寶根

技術領域

本發明涉及一種數字電路計數裝置，特別涉及一種高速動態偽隨機計數裝置。

背景技術

計數器是數字電路中最為常用的模塊單元之一，通常情況下，電路最常用的計數電路多為2進制或10進制的計數裝置，這種計數裝置電路實現后的運行速度受到進位產生的延時的影響，計數級數提高會顯著降低計數裝置的運行速度。

發明內容

本發明是針對現有計數器計數級數提高后會影響運行速度的問題，提出了一種高速動態偽隨機計數裝置，計數值具有偽隨機特性，可以用于保密計數等環境，由于計數和進位方式簡單，電路實現的運行速度很高，且不受計數級數影響，配合動態電路設計方案，本裝置可以達到普通2進制或10進制計數器無法比擬的運行速度，可以用于如高精度時間測量等高速電路領域，并可達到很低的實現成本。

本發明的技術方案為：一種高速動態偽隨機計數裝置，裝置計數寬度為N，包括S[0]……S[N-1]N個計數值存儲單元，存儲單元S[0]……S[N-1]采用移位寄存器方式，計數脈沖信號和計數使能信號控制移位寄存器移位，末尾兩個存儲單元信號S[N-1]和S[N-2]通過單個邏輯門產生首位存儲單元信號S[0]。

所述存儲單元S用動態電路實現。所述用動態電路實現的存儲單元由CMOS動態電路組成，每個由兩級晶體管電路：第一晶體管電路g1和第二晶體管電路g2組成，所述兩級晶體管電路結構完全相同，分別由第一NMOS晶體管、第二NMOS晶體管、第三PMOS晶體管和第四PMOS晶體管串連組成；第二NMOS晶體管和第三PMOS晶體管構成一個標準反相器，第一NMOS晶體管和第四PMOS晶體管分別受兩級使能信號，第一使能信號C1和第二使能信號C2控制，在第一使能信號C1和第二使能信號C2控制下存儲單元電路完成移位、鎖存和輸出。

本發明的有益效果在于：本發明高速動態偽隨機計數裝置，利用偽隨機序列產生計數值將會進一步提高加密加擾系統的安全性，同時提高計數器運行速度，并且計數速度與計數長度無關，特別適合于長范圍計數，同時電路實現簡單可靠，尤其適合于采用CMOS動態電路實現，并可達到很低的實現成本。

附圖說明

圖1本發明高速動態偽隨機計數裝置中電路實現原理框圖；

圖2本發明高速動態偽隨機計數裝置中動態CMOS電路設計實現的計數存儲單元結構圖；

圖3本發明高速動態偽隨機計數裝置中交替時鐘C1/C2波形圖。

具體實施方式

1、工作原理

本裝置的基本原理基于如下偽隨機序列產生的布爾表達式：設有N位存儲單元，每個單元的值為S[n]，設S[n]初始值為1

S[0]=S[N-1]⊕S[N-2]]]>[1]

S[n]＝S[n-1]，n＝1...N-1

依據上述布爾表達式產生的序列呈現偽隨機特性，例如S[n]初值為1，N＝4時，產生的時間序列如下表1：

表-1