[發明專利]支持矩陣整體讀寫操作的矩陣寄存器文件有效
| 申請號: | 200910043826.5 | 申請日: | 2009-07-03 |
| 公開(公告)號: | CN101620524A | 公開(公告)日: | 2010-01-06 |
| 發明(設計)人: | 陳書明;陳海燕;萬江華;劉衡竹;陳吉華;孫永節;陳躍躍;彭元喜 | 申請(專利權)人: | 中國人民解放軍國防科學技術大學 |
| 主分類號: | G06F9/30 | 分類號: | G06F9/30 |
| 代理公司: | 國防科技大學專利服務中心 | 代理人: | 郭 敏 |
| 地址: | 410073湖*** | 國省代碼: | 湖南;43 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 支持 矩陣 整體 讀寫 操作 寄存器 文件 | ||
1.一種支持矩陣整體讀寫操作的矩陣寄存器文件,它由矩陣寄存器文件存儲體、1個讀訪問端口和1個寫訪問端口組成;矩陣寄存器文件存儲體由N個行向量寄存器VR0~VRN-1或N個列向量寄存器CVR0~CVRN-1構成,每個行向量寄存器VRi又由N個寄存器VRi[j]組成,每個列向量寄存器CVRm又由N個寄存器VRk[m]組成,每個寄存器有B位其中B為正整數,i、j、m、k均為大于等于0小于等于N-1的整數;矩陣寄存器文件存儲體的每個行向量寄存器和每個列向量寄存器既與讀訪問端口相連,又與寫訪問端口相連;其特征在于:
讀訪問端口由讀譯碼選擇器、讀出數據緩沖器和讀出控制器組成;讀譯碼選擇器與讀出數據緩沖器、讀出控制器和矩陣寄存器文件存儲體相連,讀譯碼選擇器從向量微處理器的指令譯碼部件接受讀行列模式信號,從讀出控制器接受讀向量地址,根據讀行列模式信號和讀向量地址進行行或列向量地址譯碼并選擇存儲體中的某一行向量或列向量數據作為輸出送給讀出數據緩沖器;
讀出數據緩沖器由1個緩沖器空滿標志位和N個B位的寄存器構成,既與讀譯碼選擇器的輸出相連,又與讀出控制器相連,當系統復位有效時,讀出數據緩沖器置緩沖器空滿標志位為空;當接收到讀出控制器發來的數據緩沖器寫信號有效時,讀譯碼選擇器的輸出值被寫入讀出數據緩沖器,并輸出到讀出數據總線等待向量運算陣列或存儲器讀取,同時置緩沖器空滿標志位為滿;?
讀出控制器與讀譯碼選擇器和讀出數據緩沖器相連,由1個讀狀態機、1個讀計數器和1個讀加法器組成,它從向量微處理器的指令譯碼部件接受讀請求、讀行列模式、行讀起始地址、列讀起始地址、行讀向量數、列讀向量數和系統復位信號,從向量運算陣列或存儲器接受向量讀使能信號,控制讀譯碼選擇器和讀出數據緩沖器的操作,讀狀態機和讀計數器控制矩陣的讀訪問過程,讀加法器負責改變讀訪問過程中讀譯碼選擇器的讀向量地址;
寫訪問端口由寫地址譯碼器和寫入控制器組成,寫地址譯碼器既與矩陣寄存器文件存儲體內所有行向量寄存器和所有列向量寄存器相連,又與寫入控制器相連,它從指令譯碼部件接受寫行列模式信號,從向量運算陣列或存儲器接受寫數據和寫數據有效信號,根據寫行列模式和寫入控制器產生的寫向量地址完成地址譯碼,向矩陣寄存器文件存儲體輸出1個有效的行寫片選信號或1個有效的列寫片選信號,當收到寫入控制器輸出的數據寫使能信號有效時,將寫數據總線上的數據寫入行寫片選信號或列寫片選信號選中的行向量或列向量寄存器中;
寫入控制器與寫地址譯碼器相連,它由1個寫狀態機、一個寫計數器和1個寫加法器組成;寫入控制器從向量微處理器的指令譯碼部件接受寫請求、寫行列模式、行寫起始地址、列寫起始地址、行寫向量數、列寫向量數和系統復位信號,從向量運算陣列或存儲器接受寫數據有效信號;寫狀態機和寫計數器控制矩陣的寫訪問過程,寫加法器在寫狀態機的控制下改變寫訪問過程中寫地址譯碼器的寫向量地址;
向量微處理器的指令集增加矩陣乘法、矩陣加法、矩陣裝載、矩陣存儲四種矩陣指令。?
2.如權利要求1所述的支持矩陣整體讀寫操作的矩陣寄存器文件,其特征在于所述讀狀態機由讀端口空閑、讀地址譯碼和讀出三個狀態組成,其狀態轉換過程是:當從指令譯碼部件收到系統復位信號有效時,讀狀態機置讀端口忙信號無效,置緩沖器空滿標志位為空,讀計數器清0,進入讀端口空閑狀態;在空閑狀態若收到來自指令譯碼部件的讀請求信號有效,則啟動讀操作,置讀端口忙信號有效,進入讀地址譯碼狀態;在讀地址譯碼狀態根據讀行列模式選擇行讀向量數或列讀向量數作為讀向量數,根據讀行列模式選擇行讀起始地址或列讀起始地址作為讀向量地址,輸出到讀譯碼選擇器,讀譯碼選擇器根據讀行列模式和讀向量地址完成行向量或列向量地址譯碼和向量的選擇,并輸出選中的某一行向量或列向量,此時若緩沖器空滿標志位為空,則置數據緩沖器寫信號有效,進入讀出狀態;將讀譯碼選擇器的輸出寫入讀出數據緩沖器,置讀數據有效信號有效,置緩沖器空滿標志位為滿,讀加法器對讀向量地址進行加1操作,讀計數器加1;若檢測到向量讀使能有效,則判斷讀計數器是否達到讀向量數,如果沒有達到讀向量數,下一拍置緩沖器空滿標志位為空,回到讀地址譯碼狀態;如果達到讀向量數,下一拍置讀端口忙信號為無效,置緩沖器空滿標志位為空,讀計數器清0,返回讀端口空閑狀態,結束本次矩陣讀操作;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國人民解放軍國防科學技術大學,未經中國人民解放軍國防科學技術大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910043826.5/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:多計算機切換系統
- 下一篇:基于FPGA的硬件脈沖插補器





