[發(fā)明專利]加重強(qiáng)度可配置的預(yù)加重電路

無效

• 申請?zhí)枺?/td>: 200910043647.1
• 申請日: 2009-06-09
• 公開（公告）號: CN101572540A
• 公開（公告）日: 2009-11-04
• 發(fā)明（設(shè)計）人: 徐煒遐;王永文;白創(chuàng);馬卓;陳怒興;李少青;趙振宇;陳吉華;張民選;方糧;肖海鵬;唐李紅;石大勇;蔣仁杰
• 申請（專利權(quán)）人: 中國人民解放軍國防科學(xué)技術(shù)大學(xué)
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K3/017
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于高速I/O接口的加重強(qiáng)度可配置的預(yù)加重電路，其特征 在于：包括兩部分即調(diào)節(jié)電路部分和加重電路部分，其中調(diào)節(jié)電 路部分包括延時可變的延遲單元，加重電路部分包含快速充放電 單元和四管邏輯反相器，調(diào)節(jié)電路部分接收一全幅的隨機(jī)數(shù)據(jù)信 號Data_in和一反饋的輸出數(shù)據(jù)信號Data_out，根據(jù)輸入的不同 的選擇信號，產(chǎn)生兩路脈沖寬度可調(diào)的脈沖控制信號，其中所述 輸出數(shù)據(jù)信號Data_out是輸出節(jié)點(diǎn)處的信號，所述輸出節(jié)點(diǎn)即加 重電路部分的輸出端；加重電路部分在所述隨機(jī)數(shù)據(jù)信號Data_in 的不同跳變時，根據(jù)所述兩路脈沖寬度可調(diào)的脈沖控制信號的脈 沖寬度，決定對所述輸出節(jié)點(diǎn)進(jìn)行快速充放電的時間，從而實(shí)現(xiàn) 不同強(qiáng)度的預(yù)加重效果，同時通過自反饋限制所述輸出數(shù)據(jù)信號 Data_out的擺幅，得到高速低擺幅的所述輸出數(shù)據(jù)信號Data_out。

2.根據(jù)權(quán)利要求1所述的用于高速I/O接口的加重強(qiáng)度可配置的預(yù) 加重電路，其特征在于：所述調(diào)節(jié)電路部分包括第一反相器、第 二反相器、所述延時可變的延遲單元、與非門和或非門，所述輸 出節(jié)點(diǎn)處的輸出數(shù)據(jù)信號Data_out通過第一反相器和所述延時 可變的延遲單元后分別連接到所述與非門的一個輸入端和所述 或非門的一個輸入端，所述隨機(jī)數(shù)據(jù)信號Data_in分別連接到所 述與非門的另一個輸入端、所述或非門的另一個輸入端以及第二 反相器；所述與非門、所述或非門和所述第二反相器的輸出分別 作為所述調(diào)節(jié)電路部分的輸出；所述調(diào)節(jié)電路部分根據(jù)所述不同 的選擇信號，產(chǎn)生所述兩路脈沖寬度可調(diào)的脈沖控制信號。

3.根據(jù)權(quán)利要求2所述的用于高速I/O接口的加重強(qiáng)度可配置的預(yù) 加重電路，其特征在于：所述快速充放電單元在所述隨機(jī)數(shù)據(jù)信 號Data_in的不同跳變時，根據(jù)所述兩路脈沖寬度可調(diào)的脈沖控 制信號的脈沖寬度，決定對所述輸出節(jié)點(diǎn)進(jìn)行快速充放電的時 間，從而實(shí)現(xiàn)不同強(qiáng)度的預(yù)加重效果；四管邏輯反相器的輸入端 接收一與所述隨機(jī)數(shù)據(jù)信號Data_in反相的信號，通過自反饋限 制所述輸出數(shù)據(jù)信號Data_out的擺幅，實(shí)現(xiàn)高速低擺幅的所述輸 出數(shù)據(jù)信號Data_out，其中所述反相的信號是由所述隨機(jī)數(shù)據(jù)信 號Data_in經(jīng)過所述第二反相器得到的。

4.根據(jù)權(quán)利要求3所述的用于高速I/O接口的加重強(qiáng)度可配置的預(yù) 加重電路，其特征在于：所述快速充放電單元包括第一PMOS晶 體管和第一NMOS晶體管，快速充放電單元對所述輸出節(jié)點(diǎn)進(jìn)行 快速的充放電，第一PMOS晶體管的漏極和第一NMOS晶體管的 漏極相連并連接到所述輸出節(jié)點(diǎn)，第一PMOS晶體管的源極與電 源相連，第一NMOS晶體管的源極接地，第一PMOS晶體管的柵 極與所述與非門的輸出相連，第一NMOS晶體管的柵極與所述或 非門的輸出相連。

5.根據(jù)權(quán)利要求4所述的用于高速I/O接口的加重強(qiáng)度可配置的預(yù) 加重電路，其特征在于：所述四管邏輯反相器包括第二PMOS晶 體管、第三PMOS晶體管、第二NMOS晶體管和第三NMOS晶 體管；其中，第三PMOS晶體管的漏極、第二NMOS晶體管的漏 極、第二PMOS晶體管的柵極、第三NMOS晶體管的柵極均連接 到所述輸出節(jié)點(diǎn)，第二PMOS晶體管的漏極與第三PMOS晶體管 的源極相連，第二PMOS晶體管的源極與所述電源相連，第三 NMOS晶體管的漏極與第二NMOS晶體管的源極相連，第三 NMOS晶體管的源極接地，第三PMOS晶體管的柵極和第二 NMOS晶體管的柵極相連并作為四管邏輯反相器的輸入端，所述 四管邏輯反相器的輸入端與第二反相器的輸出相連。