[發(fā)明專利]一種實(shí)現(xiàn)DMA數(shù)據(jù)傳輸?shù)姆椒把b置

有效

• 申請(qǐng)?zhí)枺?/td>: 200910041976.2
• 申請(qǐng)日: 2009-08-20
• 公開(kāi)（公告）號(hào): CN101634975A
• 公開(kāi)（公告）日: 2010-01-27
• 發(fā)明（設(shè)計(jì)）人: 趙群英;田啟金
• 申請(qǐng)（專利權(quán)）人: 廣東威創(chuàng)視訊科技股份有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F9/48
• 代理公司: 廣州市華學(xué)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 李衛(wèi)東;黃 磊

技術(shù)領(lǐng)域

本發(fā)明涉及一種不影響設(shè)備普通I/O讀寫(xiě)操作快速實(shí)現(xiàn)的海量數(shù)據(jù)DirectMemory?Access(直接存儲(chǔ)器訪問(wèn)，以下簡(jiǎn)稱DMA)傳輸?shù)姆椒把b置。

背景技術(shù)

在含有中央處理器(以下簡(jiǎn)稱CPU)的系統(tǒng)中，為了提高系統(tǒng)數(shù)據(jù)傳輸效率，在進(jìn)行外設(shè)與存儲(chǔ)器之間大量數(shù)據(jù)傳輸操作時(shí)，通常通過(guò)PCIE接口，采用DMA方式實(shí)現(xiàn)對(duì)海量數(shù)據(jù)的快速傳輸操作。DMA操作主要通過(guò)DMA控制器來(lái)實(shí)現(xiàn)，DMA控制器在傳輸數(shù)據(jù)時(shí)，通過(guò)硬件邏輯電路用固定順序發(fā)地址和讀/寫(xiě)信號(hào)來(lái)實(shí)現(xiàn)高速數(shù)據(jù)傳輸；在此過(guò)程中，數(shù)據(jù)不經(jīng)過(guò)CPU而是直接在外設(shè)與存儲(chǔ)器之間傳輸。

在現(xiàn)有技術(shù)中，在DMA數(shù)據(jù)傳輸過(guò)程中，DMA控制器占有PCIE總線，CPU對(duì)設(shè)備進(jìn)行I/O讀寫(xiě)操作。由于在DMA傳輸數(shù)據(jù)過(guò)程中PCIE總線被DMA控制器占有，所以該情況下是不能對(duì)設(shè)備進(jìn)行I/O讀寫(xiě)操作的，否則會(huì)造成系統(tǒng)死機(jī)或者崩潰。在設(shè)備DMA傳輸過(guò)程中，如果需要進(jìn)行I/O讀寫(xiě)操作，目前的方法是等待DMA傳輸完成，釋放總線控制權(quán)，CPU獲取總線控制權(quán)后再完成I/O讀寫(xiě)操作。目前的這種方法在DMA傳輸數(shù)據(jù)量大的情況下，I/O讀寫(xiě)操作時(shí)間延遲將會(huì)非常嚴(yán)重。例如總線傳輸速度為100兆字節(jié)/秒，一次DMA傳輸為10兆字節(jié)數(shù)據(jù)，完成該次DMA操作時(shí)間約100毫秒，假設(shè)在DMA剛啟動(dòng)時(shí)應(yīng)用程序需要對(duì)設(shè)備進(jìn)行一次I/O讀寫(xiě)操作，本次I/O讀寫(xiě)操作必須等待本次DMA完成再進(jìn)行，延遲時(shí)間至少100毫秒。在高速采集系統(tǒng)中，延時(shí)100毫秒是非常嚴(yán)重的，所以解決或改善這個(gè)問(wèn)題有深遠(yuǎn)的現(xiàn)實(shí)意義。

發(fā)明內(nèi)容

本發(fā)明的目的主要是解決上述現(xiàn)有技術(shù)所存在的問(wèn)題，提供一種實(shí)現(xiàn)DMA數(shù)據(jù)傳輸?shù)姆椒把b置，在海量數(shù)據(jù)DMA過(guò)程中仍然能對(duì)設(shè)備進(jìn)行快速的I/O讀寫(xiě)操作。

本發(fā)明采用如下技術(shù)方案實(shí)現(xiàn)上述目的：實(shí)現(xiàn)DMA數(shù)據(jù)傳輸?shù)姆椒?，其傳輸過(guò)程為：DMA傳輸模塊把DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)分割成若干個(gè)DMA傳輸單元后再通過(guò)通用DMA控制器逐個(gè)傳輸；每一DMA傳輸單元的傳輸完成后通用DMA控制器發(fā)送一個(gè)中斷給DMA傳輸模塊，然后DMA傳輸模塊獲取中斷并累計(jì)DMA傳輸數(shù)據(jù)量大小，同時(shí)中斷處理模塊查詢是否存在I/O讀寫(xiě)操作請(qǐng)求，若有則響應(yīng)I/O讀寫(xiě)請(qǐng)求，等I/O讀寫(xiě)操作完成后清除中斷標(biāo)識(shí)，若無(wú)I/O讀寫(xiě)操作請(qǐng)求則中斷處理模塊直接清除中斷標(biāo)識(shí)；中斷標(biāo)識(shí)清除后啟動(dòng)下一個(gè)DMA傳輸單元的傳輸，直至DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)傳輸完成。

具體地，上述實(shí)現(xiàn)DMA數(shù)據(jù)傳輸?shù)姆椒òㄈ缦虏襟E：

步驟1：DMA傳輸控制模塊收到DMA傳輸請(qǐng)求并根據(jù)DMA傳輸請(qǐng)求把發(fā)起DMA操作的源地址、目標(biāo)地址、DMA傳輸?shù)目偞笮『兔總€(gè)DMA傳輸單元的大小發(fā)送到DMA傳輸模塊，同時(shí)設(shè)置每個(gè)DMA傳輸單元的大小；

步驟2：DMA傳輸模塊根據(jù)設(shè)定好的每個(gè)DMA傳輸單元傳輸數(shù)據(jù)的大小把DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)請(qǐng)求分成一個(gè)或多個(gè)DMA傳輸單元；

步驟3：DMA傳輸模塊根據(jù)順序依次把各個(gè)DMA傳輸單元發(fā)送給通用DMA控制器進(jìn)行DMA傳輸操作；同時(shí)I/O操作控制模塊在DMA數(shù)據(jù)傳輸過(guò)程中，收到I/O讀寫(xiě)操作請(qǐng)求，則把該I/O讀寫(xiě)操作請(qǐng)求放入I/O隊(duì)列中；

步驟4：通用DMA控制器每完成一個(gè)DMA傳輸單元的傳輸就會(huì)發(fā)送一個(gè)中斷給DMA傳輸模塊；DMA傳輸模塊收到此中斷后，判斷DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)是否傳輸結(jié)束，并修改DMA傳輸模塊的DMA參數(shù)寄存器里所存儲(chǔ)的已完成數(shù)據(jù)傳輸數(shù)量，產(chǎn)生一個(gè)中斷給中斷處理模塊；

步驟5：中斷處理模塊接收到DMA傳輸模塊發(fā)送的中斷后，若DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)沒(méi)有傳輸完成則查詢I/O隊(duì)列，如果存在I/O讀寫(xiě)操作請(qǐng)求，則I/O讀寫(xiě)操作控制模塊把I/O隊(duì)列的I/O讀寫(xiě)操作請(qǐng)求發(fā)送給I/O讀寫(xiě)操作模塊，等待I/O讀寫(xiě)操作完成后，中斷處理模塊清除DMA中斷標(biāo)識(shí)，執(zhí)行步驟6；如果無(wú)I/O讀寫(xiě)操作請(qǐng)求，則中斷處理模塊直接清除DMA中斷標(biāo)識(shí)，執(zhí)行步驟6；若DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)已經(jīng)傳輸完成，清除DMA中斷標(biāo)識(shí)，DMA數(shù)據(jù)傳輸結(jié)束；

步驟6：DMA傳輸模塊等待DMA中斷標(biāo)識(shí)被清除，當(dāng)中斷標(biāo)識(shí)被清除后，則啟動(dòng)下一個(gè)DMA傳輸單元的傳輸，執(zhí)行步驟7；

步驟7：執(zhí)行步驟3、步驟4、步驟5、步驟6，直到DMA請(qǐng)求傳輸?shù)目倲?shù)據(jù)傳輸完成，結(jié)束。

優(yōu)選地，步驟1所述DMA傳輸單元的大小按下面的方法計(jì)算：