[發(fā)明專利]高速串行總線中消除抖動的方法

有效

• 申請?zhí)枺?/td>: 200910034952.4
• 申請日: 2009-09-08
• 公開（公告）號: CN101650699A
• 公開（公告）日: 2010-02-17
• 發(fā)明（設(shè)計）人: 張萌;湯佳健;戴志生;吳建輝;陳鑫;黃龑;袁淵;王聲揚;陳超;顧俊輝
• 申請（專利權(quán)）人: 東南大學
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 南京經(jīng)緯專利商標代理有限公司
• 代理人: 奚幼堅

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字通信領(lǐng)域，特別是一種高速串行總線中消除抖動的方法，可在如IIC/I²C(Inter?Integrated?Circuit)總線、SPI(Serial?PeripheralInterface)總線等高速串行總線中應(yīng)用。

背景技術(shù)

在數(shù)字通信領(lǐng)域，串行總線由于數(shù)據(jù)線較少，應(yīng)用廣泛。隨著串行總線傳輸速率和傳輸距離的增加，數(shù)據(jù)鏈路的干擾增大，導致傳輸過程中抖動信號的增多，降低了傳輸?shù)挠行浴?/p>

以IIC總線為例，IIC總線是一種由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備。IIC總線產(chǎn)生于在80年代，最初為音頻和視頻設(shè)備開發(fā)，如今主要在服務(wù)器管理中使用，其中包括單個組件狀態(tài)的通信。

IIC總線是由數(shù)據(jù)線SDA和時鐘SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。在CPU與被控IC之間、IC與IC之間進行雙向傳送，最高傳送速率100kbps。其最主要優(yōu)點是其簡單性和有效性。由于接口直接在組件之上，因此IIC總線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成本。目前有很多半導體集成電路上都集成了IIC接口。帶有IIC接口的單片機有：CYGNAL的C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。很多外圍器件如存儲器、監(jiān)控芯片等也提供IIC接口。

正是由于其結(jié)構(gòu)簡單，只有SDA，SCL兩根數(shù)據(jù)線完成所有控制讀寫的數(shù)據(jù)傳輸，SDA，SCL數(shù)據(jù)線的正確性和穩(wěn)定性就要求相當?shù)母摺６鴤鹘y(tǒng)的IIC總線中缺少類似的抖動消除功能，而采用超時不響應(yīng)重發(fā)的機制，影響了數(shù)據(jù)傳輸?shù)乃俾始坝行裕@無疑成了IIC總線廣泛應(yīng)用的瓶頸。

同樣在其他高速串行總線傳輸中，由于傳輸距離的增加，干擾增多，數(shù)據(jù)傳輸過程中抖動得不到很好的消除，導致傳輸正確率大大降低。

發(fā)明內(nèi)容

本發(fā)明提出一種高速串行總線中消除抖動的方法，該方法通過在高速串行總線中增加一個抖動消除電路，降低了數(shù)據(jù)傳輸誤碼率，提高傳輸正確率。

本發(fā)明方法是這樣實現(xiàn)的：高速串行總線中消除抖動的方法，其特征是在傳統(tǒng)的高速串行總線中增加一個抖動消除電路，該電路包括一個采樣時鐘信號、4個D型觸發(fā)器、2個與門(1個三輸入與門及1個二輸入與門)和2個或門(1個三輸入或門及1個二輸入或門)構(gòu)成的組合邏輯電路；串行總線數(shù)據(jù)輸入到抖動消除電路后，第一、第二、第三3個級聯(lián)的D型觸發(fā)器通過采樣時鐘信號，對輸入的總線信號進行3次采樣，采樣結(jié)果分別為D1、D2和D3，然后通過后續(xù)組合邏輯電路進行判斷，如果D1、D2和D3相同，說明總線數(shù)據(jù)穩(wěn)定，為有效信號，則總線數(shù)據(jù)通過第四D型觸發(fā)器傳輸?shù)较乱患夒娐?；如果D1、D2和D3三者出現(xiàn)不一致，說明傳輸出現(xiàn)不穩(wěn)定，判定數(shù)據(jù)為抖動，不予傳輸?shù)较乱患夒娐?，輸出保持原值，?!-- SIPO -->線上的抖動信號不傳輸?shù)较乱患夒娐?，以提高?shù)據(jù)傳輸正確率。

上述抖動消除電路的具體連接關(guān)系是：

第一、第二、第三D型觸發(fā)器級聯(lián)，即第一D型觸發(fā)器的輸出作為第二D型觸發(fā)器的輸入，第二D型觸發(fā)器的輸出作為第三D型觸發(fā)器的輸入；串行總線信號輸入至第一D型觸發(fā)器的輸入端，三個時鐘采樣周期后(3次采樣后)得到第一至第三3個D型觸發(fā)器的輸出D1、D2和D3；第一與門和第一或門的輸入均分別是第一至第三3個D型觸發(fā)器的輸出D1、D2和D3；第二與門的輸入為第一或門和第四D型觸發(fā)器的輸出；第二或門的輸入分別為第一與門和第二與門的輸出；第四D型觸發(fā)器的輸入為第二或門的輸出；整個抖動消除電路的輸出為第四D型觸發(fā)器的輸出。

本發(fā)明的優(yōu)點及顯著效果：(1)在不改變原有串行總線結(jié)構(gòu)的基礎(chǔ)上，增加抖動消除電路，其移植性好；(2)由于增加了抖動消除電路，有效去除總線傳輸過程中的抖動影響，提高數(shù)據(jù)傳輸正確率；(3)本抖動消除電路結(jié)構(gòu)簡單，元件通用，僅僅增加4個D型觸發(fā)器和1對與門、1對或門即可完成全部功能，硬件成本增加極少。

附圖說明

圖1是IIC總線典型的信號連接示意圖；

圖2是抖動消除電路原理圖；

圖3是抖動消除電路功能列表圖。

具體實施方式

首先以IIC總線應(yīng)用為例闡述本發(fā)明方法的原理：