[發(fā)明專利]寬帶高分辨率實時快速傅立葉變換數(shù)字頻譜儀

無效

• 申請?zhí)枺?/td>: 200910027823.2
• 申請日: 2009-05-15
• 公開（公告）號: CN101561464A
• 公開（公告）日: 2009-10-21
• 發(fā)明（設(shè)計）人: 林鎮(zhèn)輝;楊戟;李升;李方慧;卑寅
• 申請（專利權(quán)）人: 中國科學(xué)院紫金山天文臺;上海韋屆特機電科技有限公司
• 主分類號: G01R23/16
• 分類號: G01R23/16
• 代理公司: 南京知識律師事務(wù)所
• 代理人: 樊文紅

1.寬帶高頻率分辨率實時快速傅立葉變換數(shù)字頻譜儀，由前置放大器、開關(guān)矩陣、高速ADC器件、時鐘控制器、FPGA芯片，運行于該芯片的FFT內(nèi)核，PCI技術(shù)總線和工業(yè)控制計算機及控制軟件組成；其中，所述前置放大器對不同輸入功率的基帶信號進行適當(dāng)放大；所述開關(guān)矩陣將信號饋入高速ADC器件；所述高速ADC器件采用正交采樣，實現(xiàn)1GHz帶寬基帶信號的模-數(shù)轉(zhuǎn)換；所述FFT內(nèi)核對1GHz基帶信號直接進行快速傅立葉變換；所述時鐘控制器控制開關(guān)矩陣開關(guān)切換速率，提供并控制ADC器件的采樣時鐘信號和正交采樣過程，同時也提供FFT內(nèi)核進行數(shù)字運算所需的時鐘和相關(guān)的時序控制信號；所述控制軟件基于Windows或Linux操作系統(tǒng)，以工業(yè)控制計算機為硬件平臺，采用計算機PCI技術(shù)總線，讀取積分的信號功率譜，進行進一步的后續(xù)處理；其特征是，所述FFT內(nèi)核對1GHz基帶信號直接進行快速傅立葉變換時，執(zhí)行下列步驟：2GS/s的正交數(shù)字信號進入FPGA，以32k長度為單位進行緩存之后并分為8組，每組為2k個復(fù)數(shù)，經(jīng)過串并轉(zhuǎn)換后的2k點復(fù)數(shù)，速率降至125MHz；降速后的數(shù)據(jù)逐級進行下列FFT蝶形運算：8組2k點復(fù)數(shù)蝶形運算，4組4k點復(fù)數(shù)蝶形運算，2組8k點復(fù)數(shù)蝶形運算，1組16k點蝶形運算，再進行1組32k點蝶形運算，完成32k點的實數(shù)FFT運算；對32k點FFT的輸出進行功率譜運算及積分，其中積分器數(shù)據(jù)寬度48bit；積分后頻譜經(jīng)功率譜輸出至FPGA片外的32bit?PCI技術(shù)總線。

2.根據(jù)權(quán)利要求1所述的數(shù)字頻譜儀，其特征是，所述高速ADC器件采用速率1GS/s?8bit的模數(shù)轉(zhuǎn)換器件。

3.根據(jù)權(quán)利要求1所述的數(shù)字頻譜儀，其特征是，所述高速ADC器件采用2個速率為1GS/s?8bit的模數(shù)轉(zhuǎn)換器件；所述開關(guān)矩陣以2GHz的開關(guān)速率，將信號分成2路，分別饋入高速ADC器件。

4.根據(jù)權(quán)利要求1或2或3所述的數(shù)字頻譜儀，其特征是，所述功率譜輸出為16k點功率譜輸出。