[發(fā)明專利]一種應用于高速并行光互連系統(tǒng)的去斜移裝置及方法

無效

• 申請?zhí)枺?/td>: 200910026728.0
• 申請日: 2009-05-05
• 公開（公告）號: CN101552766A
• 公開（公告）日: 2009-10-07
• 發(fā)明（設計）人: 胡慶生;任濱;許多
• 申請（專利權）人: 東南大學
• 主分類號: H04L29/00
• 分類號: H04L29/00;H03K19/0175
• 代理公司: 南京經緯專利商標代理有限公司
• 代理人: 葉連生

技術領域

本發(fā)明涉及用于在物理層傳輸40Gbps數據速率的并行光互連系統(tǒng)的去斜移電路，具體涉及基于可編程邏輯器件實現的一種電路結構。

背景技術

隨著人們對信息量需求的日益增大，不論是在骨干網的中心機房內、在基于萬兆以太網的局域網范圍內，還是在設備內部，其數據傳輸速率一般都已超過了10Gb/s。針對這種在較短距離內高速率的數據傳輸，電連接已經不再適用，而應用于長距離骨干網的串行同步光傳輸網絡系統(tǒng)所提供的性能比這種需求高很多，代價也較為昂貴。為此，光網絡互連論壇(OIF，OpticalInternetworking?Forum)推出了甚短距離光傳輸(VSR，Very?Short?Reach)技術。VSR主要采用并行光互連，降低每根光纖上的傳輸速率，從而降低對系統(tǒng)其它器件的要求，實現低成本。

面向40Gb/s傳輸速率的甚短距離光傳輸技術中所應用的電接口是傳輸OC-768/STM-256幀格式數據的SerDes成幀器接口5(SerDes?Framer?Interface-5，SFI-5)。在SFI-5接口中，數據信號從信號發(fā)送端傳輸到接收端的過程中，在16個數據信道上的傳輸延時有可能是不同的。為了使16路數據信道間復雜的斜移關系易于處理，SFI-5引入了一個參考信道，即位于第17信道的去斜移信道。去斜移操作需要SFI-5接口的信號發(fā)送端器件和信號接收端器件配合完成。發(fā)送端器件將從16個數據信道中按順序采到的參考字節(jié)復制到去斜移信道中，并與其它16路數據信號一起發(fā)送給接收端器件。接收端器件中的去斜移邏輯根據去斜移信道中包含的各個數據信道中的相關信息，獨立比較各個數據信道相對于去斜移信道的斜移量，并做出相應補償，以使16路數據信號均與去斜移信道對齊，從而實現16路數據信道的幀對齊。接收端設備必須在可能發(fā)生的最大和最小斜移量范圍內跟蹤監(jiān)測信道狀況變化，并不斷地對斜移量做出調整。

由于具有設計靈活、上市時間短、保密性強、成本低等特點，可編程邏輯器件正在越來越多的領域得到廣泛應用，特別是近年來生產廠商在其內部集成了諸如DSP、存儲器、PCI、收發(fā)器等強大功能，所以基于可編程邏輯器件實現本發(fā)明中的去斜移電路是一個很好的選擇。然而，受系統(tǒng)時鐘的限制，SFI-5接口中2.488Gb/s的各路數據必須串并轉換為多位寬較低速數據，才能在可編程器件中進行處理。這就為實際電路設計增加了兩大困難：一是高速串行數據轉換為多位寬較低速數據后，使某些電路的扇出大大增加，而過多的扇出又會影響電路所能達到的最大工作頻率；二是16路數據彼此獨立的基于可編程器件內部集成的收發(fā)器實現串并轉換，這就使數據信道間的斜移量大大增加。因此，設計更加優(yōu)化合理的電路結構，是確保電路達到預期功能和性能的關鍵。

發(fā)明內容

技術問題：本發(fā)明針對上述問題，提出了一種應用于高速并行光互連系統(tǒng)的去斜移裝置的去斜移方法，采用基于移位寄存器設計的滑動窗口生成器與窗口比較器配合工作，可以在更大范圍內調整信道間的斜移量，解決了可編程器件實現時斜移量偏大引起的一系列問題，提高了設計的靈活性和實用性。

技術方案：首先采用可編程邏輯器件內集成的高速收發(fā)器，將16個高速數據信道和去斜移信道的數據串并轉換為可編程邏輯器件可以處理的較低速率的并行數據，然后再進行去斜移信道的幀對齊以及各數據信道相對于去斜移信道的對齊。具體做法是先將去斜移信道的數據字節(jié)對齊，然后再進行幀對齊。為了節(jié)省硬件資源，采用16個數據信道共用一個窗口比較器和優(yōu)先編碼器的方法，在控制電路的控制下輪流地與去斜移信道的數據進行比對，從而有效地減小了電路扇出，提高了工作速度，節(jié)省了器件資源。

本發(fā)明的上述目標由下述技術方案實現：

該裝置包括：

16個寬度為31比特的滑動窗口生成器(110-116)，生成31比特寬的數據流片段，并分別輸出至控制電路(121)和16個延遲單元(122-137)；

一個去斜移通道幀對齊電路(117)，將接收到的順序被打亂的去斜移通道的碼流進行幀同步并輸出至數據緩沖器(118)；

一個數據緩沖器(118)，確保電路所能糾正的超前和滯后的斜移量范圍相等，并輸出至窗口比較器(119)；

一個窗口比較器(119)，對接收到的來自控制電路和數據緩沖器的數據進行比較，并輸出至優(yōu)先編碼器(120)；

一個優(yōu)先編碼器(120)，完成相應的編碼，并輸出至控制電路(121)；