[發明專利]無源超高頻射頻識別芯片模擬前端電路

有效

• 申請號: 200910023886.0
• 申請日: 2009-09-11
• 公開（公告）號: CN101655923A
• 公開（公告）日: 2010-02-24
• 發明（設計）人: 莊奕琪;唐龍飛;靳釗;李小明;劉偉峰
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G06K19/073
• 分類號: G06K19/073
• 代理公司: 陜西電子工業專利中心
• 代理人: 王品華;朱紅星

1.一種無源超高頻射頻識別芯片模擬前端電路，包括電荷泵電路(511)、電源管理電路(512)、解調電路(513)和調制電路(514)，電荷泵電路(511)、解調電路(513)和調制電路(514)的輸入端與天線連接，電荷泵電路(511)的輸出端與電源管理電路(512)連接，電源管理電路(512)的輸出端與芯片的其它電路相連，其特征在于，解調電路(513)的輸出端連接有模擬解碼控制電路(515)，模擬解碼控制電路(515)的輸出端連接有解碼及反向散射鏈路頻率生成電路(516)，該解碼及反向散射鏈路頻率生成電路(516)，包括弛張振蕩器(619)、第二積分器(612)、反相器(614)和第二比較器(616)，該張弛振蕩器(619)的輸入端連接有第三積分器(613)和第一寄存器(617)；第一寄存器(617)的輸入端連接有第二寄存器(618)和第一比較器(615)；第一比較器(615)的輸入端連接有第一積分器(611)；弛張振蕩器(619)的輸出端OUT1、第二寄存器(618)的輸出端OUT2和第二比較器(616)的輸出端OUT3作為模擬前端電路的輸出；利用模擬解碼控制電路(515)檢測PIE信號產生控制邏輯控制解碼及反向散射鏈路頻率生成電路的第一積分器在設定的時間內積分產生與Tari的高電平長度相關的兩個電壓，通過PIE信號控制解碼及反向散射鏈路頻率生成電路的第二積分器在PIE信號的高電平時積分，在PIE信號的低電平時復位，并將第二積分器的積分產生的電壓與第一積分器積分產生的兩個電壓進行比較，完成對PIE信號的解碼以及對前同步碼和幀同步的判斷；同時，采用模擬解碼控制電路(515)控制解碼及反向散射鏈路頻率生成電路的第三積分器在設定的時間內積分，并根據解碼及反向散射鏈路頻率生成電路的第一比較器的結果產生使能信號寫入解碼及反向散射鏈路頻率生成電路的第一寄存器，通過第三積分器積分產生的電壓以及第一寄存器保存的數據控制解碼及反向散射鏈路頻率生成電路的弛張振蕩器。

2.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：第一積分器(611)的輸入端與模擬解碼控制電路(515)的第二輸出端C2相連，第一積分器(611)的第一輸出端(A1)與第一比較器(615)的反向輸入端相連，第一積分器(611)的第二輸出端(A2)與第二比較器(616)的反向輸入端相連。

3.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：第二積分器(612)的第一輸入端(B1)與輸入的PIE信號相連，第二積分器(612)的第二輸入端B2與反相器(614)的輸出端相連，第二積分器(612)的輸出端與第一比較器(615)的同相輸入端以及第二比較器(616)的同相輸入端相連。

4.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：第一比較器(615)的輸出端與第一寄存器(617)的第二輸入端(F2)以及第二寄存器(618)的第二輸入端(E2)相連。

5.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：第三積分器(613)的輸入端與模擬解碼控制電路(515)的第一輸出端(C1)相連，第三積分器(613)的輸出端與弛張振蕩器(619)的第一輸入端(D1)相連。

6.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：弛張振蕩器(619)的第二輸入端(D2)與第一寄存器(617)的輸出端相連。

7.根據權利要求1所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于：模擬解碼控制電路(515)的第三輸出端(C3)與第二寄存器(618)的第一輸入端(E1)相連，模擬解碼控制電路(515)的第四輸出端(C4)與第一寄存器(617)的第一輸入端(F1)相連。

8.根據權利要求1所述的所述的無源超高頻射頻識別芯片模擬前端電路，其特征在于模擬解碼控制電路(515)產生的控制邏輯如下：

1)檢測到讀寫器發送命令的第一個下降沿，判定檢測到起始分界符delimiter，命令開始，將第一寄存器(617)以及第二寄存器(618)置0；

2)檢測到起始分界符delimiter之后的第一個上升沿，在其第二輸出端(C2)產生使能信號；

3)檢測到起始分界符delimiter之后的第一個下降沿，將其第二輸出端(C2)的使能信號取反；

4)檢測到起始分界符delimiter之后的第二個下降沿，在其第一輸出端(C1)產生使能信號；

5)檢測到起始分界符delimiter之后的第三個下降沿，將其第一輸出端(C1)的使能信號取反；若此時第一比較器(615)的輸出為1，則將第一比較器(615)的輸出分別寫入第一寄存器(617)和第二寄存器(618)；若此時第一比較器(615)的輸出為0，則檢測第二寄存器(618)保存的數據，如果第二寄存器(618)保存的數據為0，則將第一比較器(615)的輸出結果分別寫入第一寄存器(617)和第二寄存器(618)；如果第二寄存器保存的數據為1，則將第一比較器(615)的輸出結果寫入第一寄存器(617)。