[發(fā)明專利]動態(tài)可重構(gòu)裝置以及用該裝置進(jìn)行動態(tài)可重構(gòu)的方法

無效

• 申請?zhí)枺?/td>: 200910023584.3
• 申請日: 2009-08-14
• 公開（公告）號: CN101630306A
• 公開（公告）日: 2010-01-20
• 發(fā)明（設(shè)計(jì)）人: 高德遠(yuǎn);田杭沛;樊曉椏;張盛兵;王黨輝;魏廷存;黃小平;張萌;鄭然
• 申請（專利權(quán)）人: 西北工業(yè)大學(xué)
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 西北工業(yè)大學(xué)專利中心
• 代理人: 黃毅新

技術(shù)領(lǐng)域

本發(fā)明涉及一種動態(tài)可重構(gòu)裝置，特別是細(xì)粒度動態(tài)可重構(gòu)裝置。還涉及用這種動態(tài)可重構(gòu)裝置進(jìn)行動態(tài)可重構(gòu)的方法。

背景技術(shù)

文獻(xiàn)1“專利號為US20070162529的美國專利”公開了一種動態(tài)可重構(gòu)電路。該裝置由多片F(xiàn)PGA、存儲模塊、互聯(lián)模塊、磁盤陣列構(gòu)成。其中存儲模塊及磁盤陣列模塊負(fù)責(zé)數(shù)據(jù)存儲，F(xiàn)PGA負(fù)責(zé)電路的重構(gòu)、計(jì)算任務(wù)，互聯(lián)模塊負(fù)責(zé)各個(gè)模塊之間的連接。存在一個(gè)控制模塊，該控制模塊向FPGA提供電能并控制FPGA配置，配置信息包包括FPGA的配置文件、連接開關(guān)部件的初始化信息以及描述每個(gè)FPGA反饋信號的腳本。該裝置可以實(shí)現(xiàn)大規(guī)模的動態(tài)可重構(gòu)系統(tǒng)，對特殊計(jì)算需求的任務(wù)進(jìn)行加速。但是該裝置的FPGA配置策略比較簡單，無法對重構(gòu)的電路進(jìn)行復(fù)用。

文獻(xiàn)2“專利號為US20090106341的美國專利”公開了一種動態(tài)可重構(gòu)的基帶處理裝置。該裝置由PN碼生成部件、旋轉(zhuǎn)因子生成部件、系數(shù)存儲器、輸入數(shù)據(jù)存儲器、輸出數(shù)據(jù)存儲器、延遲部件、復(fù)雜乘法部件、復(fù)雜加法部件、復(fù)雜減法部件及控制部件組成。該控制部件通過控制各個(gè)部件之間的互聯(lián)關(guān)系達(dá)到電路的動態(tài)可重構(gòu)。通過控制可重構(gòu)處理模塊，可以選擇性地實(shí)現(xiàn)基2蝶形運(yùn)算核、PN相關(guān)器、自動相關(guān)器及復(fù)雜加法器。該動態(tài)可重構(gòu)裝置采用了粗粒度的可重構(gòu)，各個(gè)重構(gòu)電路的結(jié)構(gòu)不同，因此無法達(dá)到電路復(fù)用，導(dǎo)致該動態(tài)可重構(gòu)電路的資源利用率較低，無法靈活地實(shí)現(xiàn)任務(wù)的動態(tài)可重構(gòu)。

文獻(xiàn)3“專利號為US20070113054的美國專利”公開了一種大粒度的動態(tài)可重構(gòu)系統(tǒng)。該裝置中，處理單元采用行的形式相互連接，通過設(shè)置行模式，可以實(shí)現(xiàn)流水或者并行的處理模式。由于選擇了合適的粒度、有限的互聯(lián)資源、數(shù)據(jù)分布電路，可以在一個(gè)周期內(nèi)實(shí)現(xiàn)局部或者常規(guī)的組件重構(gòu)。該發(fā)明實(shí)現(xiàn)了一種同構(gòu)、快速的動態(tài)可重構(gòu)，為可重構(gòu)資源的管理、重構(gòu)優(yōu)化帶來了可能。但是，該裝置的重構(gòu)結(jié)構(gòu)比較簡單，無法有效提高面向?qū)Ｓ妙I(lǐng)域的大規(guī)模電路重構(gòu)的電路計(jì)算能力。

參照圖6，公知的動態(tài)可重構(gòu)裝置包括主處理器、部分可重構(gòu)單元及存儲器。部分可重構(gòu)單元是一種結(jié)構(gòu)可配置的芯片，能夠通過重構(gòu)配置實(shí)現(xiàn)多種電路結(jié)構(gòu)，一般采用FPGA實(shí)現(xiàn)。部分可重構(gòu)單元的特點(diǎn)為：可配置芯片內(nèi)的某一區(qū)域可以在其它區(qū)域工作的同時(shí)，重構(gòu)為不同的電路結(jié)構(gòu)，一般將芯片上重構(gòu)的電路稱為任務(wù)。部分可重構(gòu)單元的任務(wù)重構(gòu)及工作由主處理器管理。主處理器對部分可重構(gòu)單元的資源做出規(guī)劃，管理可重構(gòu)單元中任務(wù)的布局、重構(gòu)及釋放。任務(wù)的重構(gòu)包括：處理器將配置信息從存儲器中加載到可重構(gòu)單元，可重構(gòu)單元根據(jù)配置信息對其相關(guān)資源做出配置。重構(gòu)好的任務(wù)可進(jìn)行具體的計(jì)算。該動態(tài)可重構(gòu)裝置的性能由任務(wù)重構(gòu)時(shí)間及運(yùn)行速度兩方面決定。

發(fā)明內(nèi)容

為了減少傳統(tǒng)動態(tài)可重構(gòu)裝置的平均重構(gòu)時(shí)間，提高可重構(gòu)電路的性能，本發(fā)明提供一種動態(tài)可重構(gòu)裝置，在可重構(gòu)電路中構(gòu)建了回收Cache，回收Cache對部分可重構(gòu)單元上任務(wù)的歷史信息自動進(jìn)行記錄，主處理器借助回收Cache對部分可重構(gòu)單元的任務(wù)進(jìn)行重復(fù)使用，可以減少任務(wù)的重構(gòu)次數(shù)，降低任務(wù)的平均重構(gòu)時(shí)間。

本發(fā)明還提供用這種動態(tài)可重構(gòu)裝置進(jìn)行動態(tài)可重構(gòu)的方法。在新的任務(wù)到來之后，主處理器在回收Cache中檢查是否有已經(jīng)重構(gòu)好的任務(wù)，如果有則不需要重構(gòu)，直接利用該任務(wù)進(jìn)行計(jì)算；如果沒有則需要在可重構(gòu)單元中重構(gòu)該任務(wù)，回收Cache記錄該任務(wù)。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案：一種動態(tài)可重構(gòu)裝置，包括主處理器、存儲器、部分可重構(gòu)單元，其特點(diǎn)還包括回收Cache，所述回收Cache中包含一個(gè)任務(wù)存儲單元、一個(gè)輸出接口及一個(gè)輸入監(jiān)控接口，輸入監(jiān)控接口自動記錄部分可重構(gòu)單元增加的任務(wù)，輸出接口在任務(wù)存儲單元中對主處理器提供的任務(wù)進(jìn)行查詢，有匹配的任務(wù)則輸出到主處理器；任務(wù)存儲單元滿，則輸入監(jiān)控接口利用最近最久未使用算法淘汰一個(gè)任務(wù)，然后記錄該任務(wù)；新增加的任務(wù)在部分可重構(gòu)單元中占據(jù)了已有任務(wù)的部分電路，造成以后任務(wù)的污染，則輸入監(jiān)控接口自動將被污染的任務(wù)淘汰。

一種利用上述動態(tài)可重構(gòu)裝置進(jìn)行動態(tài)可重構(gòu)的方法，其特點(diǎn)是包括以下步驟：

(a)主處理器將新的任務(wù)詳細(xì)信息傳輸給回收Cache，回收Cache查詢其任務(wù)存儲單元中是否有相同的任務(wù)；

(b)回收Cache中有相同任務(wù)時(shí)，回收Cache將該任務(wù)的詳細(xì)信息傳輸給主處理器，主處理器利用已有的任務(wù)進(jìn)行計(jì)算；

(c)回收Cache中無相同任務(wù)時(shí)，主處理器在部分可重構(gòu)單元中重構(gòu)該任務(wù)；