[發明專利]一種基于PDSOI工藝的電荷泵電路

有效

• 申請號: 200910021123.2
• 申請日: 2009-02-13
• 公開（公告）號: CN101488709A
• 公開（公告）日: 2009-07-22
• 發明（設計）人: 蘇強;劉文平;吳龍勝;趙德益
• 申請（專利權）人: 中國航天時代電子公司第七七一研究所
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 西安通大專利代理有限責任公司
• 代理人: 朱海臨

技術領域

本發明涉及半導體集成電路，具體涉及一種基于PDSOI工藝的電荷泵電路。

背景技術

在現代半導體集成電路的設計應用過程中，有時需要的直流電壓并不一定在電源電壓VDD和公共地GND之間。便攜式設備的供電電池電壓為1.5v，但作為顯示設備的液晶顯示屏的供電電壓要被提升到3v；在E²PROM(電可擦除只讀存儲器)的應用中，其電源電壓一般為3-5v，但E²PROM器件的編程電壓需要被提升到10v以上；另外，在數字集成電路中，因為增強抗閂鎖能力、減小亞閾值泄漏電流、穩定NMOS晶體管的閾值電壓等原因，經常給P型襯底加入一個負的襯底偏壓。這些應用都需要使用電荷泵電路，其中有提升電壓能力的電荷泵叫做升壓電荷泵，有減小電壓能力的電荷泵叫做降壓電荷泵。

部分耗盡絕緣體上硅工藝(PDSOI)和普通的體硅(SOI)工藝有著很大的差別，在這里我們只論述它們所制作的MOS晶體管的差異。如圖1所示，基于PDSOI工藝的MOS晶體管和體硅MOS晶體管的最大區別在于，PDSOI?MOS工藝的晶片有一層埋層氧化物(BOX)將其分為了制作器件的上層硅層和襯底兩部分，這樣PDSOI?MOS晶體管的所有部分都位于埋層氧化物之上，而體硅MOS晶體管則沒有這層埋層氧化物。因為埋層氧化物的存在和器件隔離的要求，PDSOI?MOS晶體管都被制作在硅島上，他們的體區很難引出而被偏置在固定電平，這就產生了所謂的浮體效應。在PDSOI半導體集成電路中，一般將浮體效應作為一個負面影響，因為浮體效應造成了諸如MOS器件I-V曲線的kink效應、閾值電壓變化等問題。但因為PDSOI?MOS器件的體區是浮動的，我們可以將它作為電路設計中的另一個設計變量來應用，這就提高了SOI半導體集成電路設計的靈活性。部分耗盡SOI(PDSOI)技術采用全介質隔離，電路器件制作在硅島中。相對于體硅中晶體管使用共同的襯底或阱區，PDSOI晶體管可以利用其體區來增強設計靈活性。

發明內容

本發明的目的是利用電容的耦合作用，調節部分耗盡SOI工藝中MOS晶體管的體區電壓，從而在同一電路中實現一種同時可提供升壓功能和降壓功能電荷泵電路。

為達到以上目的，本發明是采取如下技術方案予以實現的：

一種基于PDSOI工藝的電荷泵電路，其特征在于，包括連接輸入端用于產生兩相相互交疊時鐘信號的兩相相互交疊時鐘產生電路，其產生的兩相相互交疊時鐘信號通過第一輸出端、第二輸出端輸入到一階升壓降壓電荷泵，在一階升壓降壓電荷泵的升壓輸出端輸出為2倍電源電壓的電平，并在一階升壓降壓電荷泵的降壓輸出端輸出為負電源電壓的電平。

上述方案中，所述一階升壓降壓電荷泵包括連接第一輸出端的第二PMOS晶體管、第一PMOS晶體管和第一NMOS晶體管組成的反相器，該反相器的輸出端連接第二NMOS晶體管，第二PMOS晶體管的體區連接第三PMOS晶體管的漏極，第三PMOS晶體管的源極連接升壓輸出端；第二NMOS晶體管的體區連接第三NMOS晶體管的漏極，第三NMOS晶體管的源極連接降壓輸出端；所述一階升壓降壓電荷泵還包括連接第二輸出端的第六PMOS晶體管、第五PMOS晶體管和第五NMOS晶體管組成的反相器，該反相器的輸出端連接第六NMOS晶體管，第六PMOS晶體管的體區連接第三PMOS晶體管的柵極；第六NMOS晶體管的體區連接第三NMOS晶體管的柵極；來自輸出端的時鐘信號通過第一電容的耦合作用控制第二PMOS晶體管體區的電壓，給第一負載電容充電；來自輸出端的時鐘信號通過第三電容的耦合作用控制第六PMOS晶體管的體區的電壓，并決定第三PMOS晶體管的開啟與關斷；來自輸出端的時鐘信號通過第一PMOS晶體管、第一NMOS晶體管組成的反相器和第二電容的耦合作用控制第二NMOS晶體管的體區的電壓，給第二負載電容放電；來自輸出端的時鐘信號通過第五PMOS晶體管、第五NMOS晶體管組成的反相器和第四電容的耦合作用控制第六NMOS晶體管的體區的電壓，并決定第三NMOS晶體管的開啟與關斷。

所述兩相相互交疊時鐘產生電路，包括連接輸入端的反相器、輸出腳連接輸出端的第一與非門、輸出腳連接輸出端的第二與非門，所述第一與非門的一個輸入腳直接連接反相器的反相端；第一與非門的另一個輸入腳通過第一延遲反相器組與反相器的反相端連接；第二與非門的一個輸入腳直接連接輸入端；第二與非門的另一個輸入腳通過第二延遲反相器組與輸入端連接。