[發明專利]視頻監控中連接ARM與視頻壓縮芯片的HPI時序轉換電路

有效

• 申請號: 200910014500.X
• 申請日: 2009-02-27
• 公開（公告）號: CN101510997A
• 公開（公告）日: 2009-08-19
• 發明（設計）人: 袁東風;趙愷;魏斌;種衍林;陳飛;管章玉;苗全
• 申請（專利權）人: 山東大學
• 主分類號: H04N7/18
• 分類號: H04N7/18;H04N7/26
• 代理公司: 濟南金迪知識產權代理有限公司
• 代理人: 周慰曾

技術領域

本發明涉及一種用于視頻監控中的ARM處理器與視頻壓縮芯片通信的HPI時序轉換電路，屬于嵌入式技術領域。

背景技術

目前，異地實時視頻監控系統已經應用在社會生活的許多領域。由于受限于有限的傳輸帶寬，視頻監控端采集的視頻數據一般要先進行特定格式的壓縮，再通過傳輸信道傳送到后臺客戶端進行譯碼還原出監控端的實時圖像。隨著專用大規模集成電路的發展，越來越多的視頻監控系統青睞于采用體積小、功耗低、開發周期短的專用視頻壓縮芯片來完成監控端的視頻壓縮。因此，ARM加專用視頻壓縮芯片的框架成為監控系統監控端設計的主流方案。在這個框架下，專用視頻壓縮芯片對經過A/D轉換的原始視頻數據進行特定格式的壓縮，ARM通過與專用視頻壓縮芯片之間的接口來訪問和控制壓縮芯片，取出壓縮后的視頻數據，然后進行幀重組、協議封裝等操作，最終發送到后臺客戶端。在這個過程中，HPI接口以其高速、快捷的特性成為專用視頻壓縮芯片與ARM之間經常采用的接口。而HPI總線的時序與ARM的存儲器讀寫時序需要經過轉換才能匹配。因此，如何設計一種高效、簡捷的時序轉換電路，以完成ARM訪問專用視頻壓縮芯片時處理器的讀寫等控制時序與HPI接口的時序匹配，是視頻監控端電路設計的一個重要問題。

發明內容

本發明針對現有ARM處理器加視頻壓縮芯片的監控系統框架存在的問題，提供一種視頻監控中連接ARM與視頻壓縮芯片的HPI時序轉換電路，該電路能夠簡捷有效的實現ARM處理器時序與HPI接口時序之間的時序轉換。

本發明的視頻監控中連接ARM與視頻壓縮芯片HPI的時序轉換電路采用以下技術方案：

該電路包括三個或門、一個或非門和一個與門；第一個或門的兩個輸入端分別用于連接ARM的存儲器讀信號和片選信號，該或門的輸出端連接到視頻壓縮芯片的HPI讀信號；第二個或門的兩個輸入端分別用于連接ARM的存儲器寫信號和上述片選信號，該或門的輸出端連接到第三個或門的輸入端；第三個或門的另一個輸入端用于連接ARM的某一位地址信號，第三個或門的輸出端連接到視頻壓縮芯片的HPI寫信號；ARM的存儲器寫信號和該片選信號同時又分別連接到或非門的兩個輸入端，或非門的輸出端連接到與門的一個輸入端；與門的另一個輸入端用于連接ARM的上述該位地址信號，與門的輸出端連接到視頻壓縮芯片的地址鎖存信號。

本發明中，視頻壓縮芯片采用的是16-bit異步HPI總線模式。該模式下，數據總線和地址總線是復用的，位寬都是16bit。ARM的16位數據總線和視頻壓縮芯片的16位數據總線相連。一個完整的HPI讀或者寫過程，首先要將讀寫的視頻壓縮芯片寄存器地址送到HPI數據總線上，當檢測到地址鎖存信號的下降沿時，HPI將數據總線上的數據鎖存入地址鎖存器中；然后將讀取的寄存器數據或者要寫入的數據放到數據總線上，當檢測到讀或者寫使能信號有效時，對地址鎖存器中數據對應的寄存器進行操作，數據被外部控制器讀出或者寫入。ARM處理器芯片的數據總線和地址總線是分開的，當片選信號和讀或者寫使能信號同時有效時，通過數據總線在地址總線指示的地址上讀取或者寫入數據。為了通過ARM的存儲器讀寫時序實現HPI總線的讀寫時序，本發明采用一個ARM寫訪問周期加上一個ARM的讀或者寫訪問周期來實現一個HPI讀或者寫訪問周期的時序的電路設計方法。