[發明專利]基于FPGA的MVB數字量輸入模塊

無效

• 申請號: 200910010135.5
• 申請日: 2009-01-16
• 公開（公告）號: CN101478468A
• 公開（公告）日: 2009-07-08
• 發明（設計）人: 王鋒;劉瑞;陳玉飛
• 申請（專利權）人: 中國北車股份有限公司大連電力牽引研發中心
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L29/06
• 代理公司: 大連東方專利代理有限責任公司
• 代理人: 李洪福

技術領域

本發明涉及一種MVB數字量輸入模塊，尤其涉及一種基于FPGA的MVB數字量輸入模塊。

背景技術

MVB是將位于同一車輛，或固定重聯的不同車輛中的標準設備連接到列車通信網絡上的車輛總線。MVB采用主-從方式，介質訪問由總線上唯一的主設備集中控制。主設備將總線的帶寬分為兩部分，即周期性的固定分配的部分(周期相)和按需分配的部分(偶發相)。周期相傳送過程數據，偶發相傳送消息數據。MVB中的設備按性能可以分為0類～5類共6種類型，其中，0類設備不具有數據通信能力，主要包括中繼器和總線耦合器等；1類設備具有過程數據性能和設備狀態響應性能；2/3/4/5類設備除具有1類設備的性能外，還具有消息數據性能，其中4類和5類設備還具有總線管理能力，可以作為總線主。

數字量輸入信號在MVB總線上是通過過程數據傳輸的，具有過程數據能力MVB設備為1類設備。傳統的MVB數字量輸入模塊由如圖1所示的CPU1、MVB協議控制器2、DI采集隔離電路3和MVB物理接口5組成，由于CPU中含有軟件，在列車通信網絡現場較大干擾環境下可靠性不如硬件電路，因此能夠由硬件完成的工作盡量不要用軟件做。

發明內容

本發明針對上述課題的提出，而研制一種采用現場可編程門陣列(FPGA)將原來需要由CPU和MVB協議控制器完成的功能集中在FPGA中的MVB數字量輸入模塊。本發明的采用的具體技術手段如下：

一種基于FPGA的MVB數字量輸入模塊，包括DI采集隔離電路和MVB物理接口，其特征在于還包括：內部設有曼徹斯特編解碼單元、邏輯控制單元和DI處理單元的FPGA；

所述曼徹斯特編解碼單元用于將邏輯控制單元送來的數據轉換為曼徹斯特碼，或將MVB總線通過MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據送給邏輯控制單元；

所述邏輯控制單元用于將DI處理單元傳送回來的數字信號通過曼徹斯特編解碼單元進行編碼后通過MVB物理接口輸入到MVB總線上；

所述DI處理單元用于對DI采集隔離電路傳回的信號進行濾波處理；

所述DI采集隔離電路將采集的信號傳送給FPGA進行處理后，通過MVB物理接口傳送到MVB總線上。

還包括MVB地址配置器通過數據線連接到FPGA上為輸入模塊分配設備地址和邏輯地址；所述MVB地址配置器由編碼開關構成。

同現有技術相比，本發明的優點是顯而易見的，該MVB數字量輸入模塊符合IEC-61375的標準；FPGA是一種硬件芯片，其可靠性和穩定性要遠高于CPU軟件，另外將CPU和MVB協議控制器由一片FPGA完成，簡化了電路結構。由于其結構簡單和便于生產適于在機車領域廣泛推廣。

附圖說明

圖1為含CPU的MVB數字量采集模塊電路結構框圖；

圖2為本發明采用FPGA的MVB數字量輸入模塊電路結構框圖；

圖3為本發明實施例中邏輯控制單元的控制邏輯狀態圖。

圖中：1、CPU，2、MVB協議控制器，3、DI采集隔離電路，5、MVB物理接口，6、FPGA，601、邏輯控制單元，602、曼徹斯特編解碼單元，603、DI處理單元，7、MVB地址配置器。

具體實施方式

如圖2所示一種基于FPGA的MVB數字量輸入模塊是將相應設備上的信號，經過處理后傳送到MVB總線上的裝置，由DI采集隔離電路3、MVB物理接口5、MVB地址配置器7和內部設有曼徹斯特編解碼單元602、邏輯控制單元601及DI處理單元603的FPGA?6構成；其中所述曼徹斯特編解碼單元602既曼徹斯特編解碼器，由編碼器和解碼器兩部分組成，編碼器負責將邏輯控制單元601送來的數據轉換為曼徹斯特碼，并加上幀頭幀尾(MVB鏈路層數據以幀為基本單位，除幀頭幀尾外，MVB的數據幀全部為標準曼徹斯特碼。根據幀為主幀或從幀，幀頭有不同的編碼。MVB的幀尾為0.75BT+125nS的低電平)。解碼器監測線路電平的下降沿并作為每一個幀的開始，判斷幀頭數據正確后，對其后的曼徹斯特碼數據進行解碼，轉換為正常的邏輯數據，送給邏輯控制單元601。