[發明專利]半導體器件及其制造方法

有效

• 申請號: 200910008133.2
• 申請日: 2009-02-26
• 公開（公告）號: CN101521222A
• 公開（公告）日: 2009-09-02
• 發明（設計）人: 橋谷雅幸
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/36;H01L29/78;H01L21/336;H01L21/28
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 柯廣華;王丹昕

技術領域

本發明涉及半導體器件以及制造半導體器件的方法。具體來說， 本發明涉及具有溝槽的MOS晶體管，它通過使用埋層來增強驅動性 能。

背景技術

MOS晶體管是位于電子組件的核心的器件，因此，MOS晶體管 的規模縮小、功耗降低和驅動性能增強是重要課題。作為增強MOS 晶體管的驅動性能的一種方法，提供了涉及使柵極寬度更大、由此降 低導通電阻的方法。但是，柵極寬度的擴大產生了MOS晶體管的占 用面積變得更大的問題。鑒于此問題，迄今為止提出了一種技術，其 中，可使柵極寬度更大，同時通過使用溝槽來抑制MOS晶體管的占 用面積的增加。

參照圖4A至圖4D來描述常規半導體器件。

如圖4A的透視圖所示，在MOS晶體管的寬度方向(W方向)上設 有溝槽13，其中有效柵極寬度的長度大于表面上的柵電極15的寬度， 由此可降低每個單位面積的導通電阻，而沒有降低MOS晶體管的耐 受電壓。

圖4B是MOS晶體管的示意平面圖。A-A′所表示的溝槽13的截 面和B-B′所表示的沒有溝槽13的區域的截面分別如圖4D和圖4C所 示。圖4C所示的區域成為正常平面MOS晶體管，因此，當電流從高 濃度源擴散層16流動到高濃度漏擴散層17時，電流通路在圖4C中用 箭頭A表示。另一方面，在如圖4D所示的具有溝槽13的區域中，如 箭頭B所示在與紙張平行的側面上沿MOS晶體管的寬度方向以及如 箭頭C所示在底部得到電流。(例如參見JP2006-49826A。)。

但是，在常規技術中，在晶體管的長度L減小以便實現更增強的 驅動性能的情況下，明顯觀察到有效溝道長度的距離差。在圖4D的 通路C和圖4C的通路A中，表示為通路A的平面區域是主要的，并 且電流難以在底部C流動。相應地，產生的問題在于，甚至當很深地 形成溝槽13并且擴大有效柵極寬度的長度以便降低導通電阻時，也無 法獲得驅動性能。另外，由于晶體管的柵極長度(L方向)無法減小，所 以出現其中面積無法減小的憂慮。

如上所述，在圖4A的結構中，甚至在使溝槽深度更大或者使柵 極寬度(W方向)減小以便使有效柵極寬度更長時，柵極長度(L長度方 向)也無法減小。因此，產生僅能獲得預計驅動性能的問題或者晶體管 的面積無法減小的問題。這是因為由于L長度的減小而明顯觀察到溝 槽的頂面、側面和底面之間的有效溝道長度的差，電流可能優先在溝 槽的頂面上流動，而作為提供溝槽的特征、在底面流動上的電流減小。

發明內容

本發明的一個目的是甚至當半導體器件中具有溝槽的MOS晶體 管的長度減小時，也保護溝槽底面上的電流通路以及獲得預計驅動性 能，即抑制驅動性能的降低。

為了實現上述目的，本發明采用以下部件。

(1)半導體器件，包括：第一導電類型半導體襯底；第二導電類 型埋層，在第一導電類型半導體襯底上的預定區域中形成；第一導電 類型外延生長層，在第二導電類型埋層和第一導電類型半導體襯底上 形成；溝槽，在第一導電類型外延生長層中形成并在待形成的晶體管 的柵極寬度方向上并排設置，并且具有達到第二導電類型埋層的底部； 柵電極，借助柵絕緣膜在每個溝槽的頂面之上和內部并且在與每個溝 槽相鄰的第一導電類型外延生長層的表面之上形成；第二導電類型高 濃度源擴散層，在柵電極的一側上形成；以及第二導電類型高濃度漏 擴散層，在柵電極的另一側上形成。

(2)一種制造半導體器件的方法，包括：在第一導電類型半導體 襯底上的預定區域中形成第二導電類型埋層；在第二導電類型埋層和 第一導電類型半導體襯底上形成第一導電類型外延生長層；在第一導 電類型外延生長層中形成溝槽，以便在待形成的晶體管的柵極寬度方 向上并排設置，使得每個溝槽的底部達到第二導電類型埋層；形成柵 絕緣膜；借助柵絕緣膜在每個溝槽的頂面之上和內部并且在與每個溝 槽相鄰的第一導電類型外延生長層的表面之上形成柵電極；以及在柵 電極的一側上形成第二導電類型高濃度源擴散層并且在柵電極的另一 側上形成第二導電類型高濃度漏擴散層。