[發明專利]半導體裝置、半導體裝置的制造方法、半導體制造檢查裝置和檢查裝置

有效

• 申請號: 200910007501.1
• 申請日: 2009-02-11
• 公開（公告）號: CN101533829A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 加藤隆彥;中野廣;赤星晴夫;高田裕二;須藤敬己;藤原徹男;菅野至;莊野友陵;廣瀨幸范
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768;H01L21/76
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

技術領域

本發明涉及半導體裝置及其檢查技術，尤其涉及在具有與在半導體襯底上設置的絕緣膜之間隔著由阻擋膜和該阻擋膜上的籽膜構成的復合膜而在該絕緣膜中設置的至少一層Cu布線的半導體裝置中適用的有效技術。?

背景技術

以LSI的高度集成化為目的的LSI布線的微細化設計長期以來都是世界潮流，在布線微細化的歷史中，因布線電阻增加導致的信號傳遞延遲和焦耳損耗的增大、以及電遷移等導致的斷線和短路等的問題目益突顯，所使用的布線材料也發生了變革。在1997年，作為取代到那時為至在LSI中一直使用的鋁(Al)及其合金的布線材料，使用銅(Cu)布線的芯片面世，以此為契機，世界進入了微細Cu布線的實用化開發階段。Cu布線由于具有(1)低電阻、(2)高的抗電遷移性、(3)高熔點等的特點，而在微細化方面優于Al布線，長期以來一直期待將其用在實際產品中。另外，為了實現Cu布線的實用化，利用化學機械研磨法(CMP，化學機械拋光)和鍍敷法形成布線等的布線形成工藝也同時登場，成為現在制造中一般不可或缺的工藝之一。作為具有這樣的Cu布線的半導體裝置的例子，可舉出具有多層Cu布線結構的半導體裝置。?

另外，如美國半導體工業協會(SIA)的ITRS(The?International?Technology?Roadmap?for?Semiconductors，即國際半導體技術路線圖)2003版，或者(社)電子信息技術產業協會的半導體技術路線圖專門委員會的《國際半導體技術路線圖》2003年版(日譯版)所示，根據ITRS的LSI布線設計規則，現在商品化中的半導體Cu布線的節點寬度正在從90nm經65nm向45nm發展。而且，描繪了自2010年以后，節點寬度達到45nm以下～32nm的路線圖。?

但是，隨著布線的微細化，Cu布線中因電遷移EM(electromigration)和應力遷移SM(stress?migration)產生的布線的可靠性低的問題被愈發關注，同時，作為生產技術上的問題點，在制造LSI的階段在CMP后的表面上形成微細缺陷，出現隨布線寬度減小產生的斷線導致的致命缺陷的可能性增加。由于這樣的表面缺陷成為與成品率下降、制造成本表現直接相關的問題，所以為了實現布線微細化，開發降低缺陷的技術成為制造上必須解決的課題之一。?

在上述的伴隨高集成化的LSI的制造工序中，在預先形成了槽的絕緣膜上用電鍍法埋入Cu后，用CMP除去除用于形成布線的槽部以外的過剩的Cu(覆蓋層部分)而形成布線的所謂鑲嵌法，作為微細加工的基本技術已經實用化且普及。另外，在鑲嵌法中，一般采用在絕緣膜槽內側提供了用來防止Cu從Cu布線向硅半導體擴散的阻擋膜、和作為電鍍形成Cu布線的籽(種)的純Cu或Cu合金等的籽膜的結構。在各代節點寬度中的Cu布線制造技術的歷史中，例如專利文獻1和2所示，作為可以實現LSI制造的技術依次開發了與布線寬度匹配的布線的制造要素技術。?

(專利文獻1)日本特開2001-68475號公報?

(專利文獻2)日本特開2002-367999號公報?

發明內容

(本發明要解決的問題)?

但是，這些要素技術是用來制作對每代布線可以實用的布線形狀的制造技術，本質上不是提供維持普遍的布線的低密度表面缺陷的缺陷控制技術。因此，在進行布線微細化時，存在必須考慮制造方法特有的依賴性，并且通過試行錯誤來制作用于形成布線的鍍Cu條件和之后的退火條件、布線疊層工藝和設計的條件、阻擋膜和籽膜的材料?的選擇和形成條件等的問題。?

于是，本發明為了解決上述的問題而提出，其代表性的目的在于探明自現在起的LSI代的制造階段中在Cu布線表面形成的微細缺陷的本質原因，提供具有Cu布線的半導體裝置及其檢查技術，該Cu布線具有對布線寬度的變化影響小、能把表面缺陷降低到比能實用的級別還低的級別的基本晶體結構。?

從本說明書的描述和附圖可以更清楚地了解本發明的上述及其它目的和新穎特征。?

(解決問題的手段)?

下面，簡要說明本申請中公開的發明中的代表性方案的概要。?

即，代表性方案的概要是在具有與在半導體襯底上設置的絕緣膜之間隔著由阻擋膜和該阻擋膜上的籽膜構成的復合膜而在該絕緣膜中設置的至少一層Cu布線的半導體裝置中，通過確定該阻擋膜和籽膜，且使晶界∑值27以下的對應(CSL)晶界占該Cu布線的全部晶界的比例(頻度)為60％以上，能夠把表面缺陷降低到能實用的現狀級別的1/10以下。?