[發明專利]靜電放電元件的形成方法

有效

• 申請號: 200910007365.6
• 申請日: 2009-02-17
• 公開（公告）號: CN101609812A
• 公開（公告）日: 2009-12-23
• 發明（設計）人: 李介文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L23/60;H01L29/06
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 姜 燕;陳 晨

技術領域

本發明涉及靜電放電(electrostatic?discharge，ESD)防護電路，特別涉及使用鰭式場效應晶體管(FinFET)的相容工藝所形成的ESD防護電路。

背景技術

眾所周知，由于靜電電荷的累積，集成電路周圍可產生極高的電壓。高電壓可能產生在集成電路的輸入或輸出緩沖器(input?or?output?buffer)上，其產生可能是由于人為碰觸到與輸入或輸出緩沖器電性連接的封裝接腳(packagepin)造成。當靜電荷放電時，會在集成電路的封裝節點(nodes)產生高電流，即所謂的靜電放電(ESD)。靜電放電對半導體元件而言是嚴重的問題，因靜電放電具有摧毀整個集成電路的潛在可能。

靜電放電發生的期間很短，一般在納秒(nanoseconds)等級，造成公知的電路保護器來不及反應，而無法提供適當的保護。為了此原因，將靜電放電元件(ESD?devices)導入集成電路中已成為常用的解決方法。通常，雙向的二極管串(bi-directional?diode?strings)會耦接于封裝接腳之間以保護相應的電路。其他靜電放電元件(如晶體管)也常被使用。靜電放電元件也廣泛地使用于電源線之間，以保護耦接于電源線之間的內部電路，并將靜電放電電流(ESD?current)導流至接地。

鰭式場效應晶體管對次32納米技術(sub?N32)而言是最具引人注目的候選元件。為了使制作靜電放電元件的工藝與制作鰭式場效應晶體管結構的工藝相容，公知方法使用鰭式場效應晶體管來構成靜電放電防護電路，其中靜電放電鰭式場效應晶體管(ESD?FinFETs)的通道用以引導靜電放電電流。然而，此方法面臨了設計與工藝上的問題。首先，為了提供夠高的靜電放電防護力，需并聯大量的鰭式場效應晶體管，有時超過10,000個鰭式場效應晶體管。這意味著這些鰭式場效應晶體管中任一個失效時，可能造成整個靜電放電防護電路失效。解決此問題的方法之一是使所有鰭式場效應晶體管完全相同(identical)，因此這些晶體管可同時開啟，然因工藝上的原因而難以達成。為了解決此問題，可如圖1所示，使用電阻電容網絡(RC?network)施加偏壓于靜電放電鰭式場效應晶體管元件的柵極，電阻器R1、電容器C1、及反向器Inv1用以對鰭式場效應晶體管2施加偏壓。反向器Inv1的輸出連接至鰭式場效應晶體管2的柵極4。Vdd與Vss分別連接至鰭式場效應晶體管2的漏極與源極。隨著施加偏壓于靜電放電鰭式場效應晶體管2的柵極，鰭式場效應晶體管2不太可能進入驟回模式(snapback?mode)，因此更多的靜電放電鰭式場效應晶體管可同時開啟。然而，電阻電容網絡本身占據很大的芯片區域，且可能于一般操作模式期間造成錯誤的動作。因此，電阻電容網絡僅適用于電源鉗制(power?clamps)，不適于輸入/輸出防護。

因此，業界亟需一種靜電放電防護元件，其工藝與鰭式場效應晶體管的工藝相容而能同時克服公知技術的缺陷。

發明內容

為了解決上述現有技術中存在的問題，本發明提供一種靜電放電元件的形成方法，包括提供基底，于基底上形成第一與第二半導體鰭狀結構，第一與第二半導體鰭狀結構彼此相鄰，且皆包括第一端部分、第二端部分，及第一端部分與第二端部分間的中段部分，外延成長半導體材料于第一與第二半導體鰭狀結構上，其中成長自第一與第二半導體鰭狀結構的半導體材料彼此接合，且自第一與第二半導體鰭狀結構的第一端部分連續延伸至第二端部分，對半導體材料的第一端，及第一與第二半導體鰭狀結構的第一端部分，注入以形成第一注入區，以及對半導體材料的第二端，及第一與第二半導體鰭狀結構的第二端部分，注入以形成第二注入區，其中P-N結形成于半導體材料的第一端與第二端之間。

本發明另提供一種靜電放電元件的形成方法，包括提供半導體基底，具有至少一淺溝槽絕緣區，于半導體基底上形成第一半導體鰭狀結構及第二半導體鰭狀結構，其中第一與第二半導體鰭狀結構高于淺溝槽絕緣區，且第一與第二半導體鰭狀結構彼此平行，外延成長半導體材料于第一與第二半導體鰭狀結構上，其中成長自第一與第二半導體鰭狀結構的半導體材料彼此互相接合而形成連續半導體區，且大抵自第一與第二半導體鰭狀結構的整體成長，將連續半導體區的第一端部分注入至具有第一摻雜濃度以形成第一摻雜區，以及將連續半導體區的第二端部分注入至具有第二摻雜濃度以形成第二摻雜區，其中連續半導體區的中段部分具有濃度低于第一與第二摻雜濃度的摻雜濃度。