[發明專利]半導體器件

無效

• 申請號: 200910007302.0
• 申請日: 2009-02-11
• 公開（公告）號: CN101552599A
• 公開（公告）日: 2009-10-07
• 發明（設計）人: 木下浩;真金光雄
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

相關申請的交叉引用

在此通過參考引入2008年3月31提交的日本專利申請No.2008-91534的全部公開內容，包括說明書、附圖和摘要。

技術領域

本發明涉及一種具有阻抗可調的輸出緩沖器的半導體器件。

背景技術

近年來，半導體器件之間的數據通信速度不斷增加，所以必須減少在高速通信時出現的反射噪聲。已經提出多種阻抗調節方法，用于關于外部電阻器的電阻值來調節輸出緩沖器的阻抗。

例如，專利文件1(日本未審專利申請公開No.2000-183718)公開了一種將輸出緩沖器的阻抗調節成外部電阻器的電阻值的方法。

在專利文件1的圖1中，通過對構成下拉虛設緩沖器的阻抗的多個晶體管的開/關控制，使用當下拉計數器將總溝道寬度調節至外部電阻器的電阻值時的信息，將下拉輸出緩沖器的阻抗調節成外部電阻器的電阻值的整數倍。使用當上拉計數器調節上拉虛設緩沖器的阻抗時的信息，將上拉輸出緩沖器的阻抗調節成外部電阻器的電阻值的整數倍。對于通過上拉計數器對上拉虛設緩沖器的阻抗調節，使用調節下拉計數器的操作信息。

例如，專利文件2(日本未審專利申請公開No.2006-319968)公開了一種能夠減少上拉器件和下拉器件之間的電阻失配的阻抗控制電路及其控制方法。

具體而言，為了補償在上拉和下拉控制代碼數據中的量化錯誤，通過在輸出驅動器中提供補償單元，來減少在上拉器件和下拉器件之間的電阻失配。

發明內容

在專利文件1中的輸出緩沖器的阻抗被限制成當下拉計數器將下拉虛設緩沖器調節成外部電阻器阻抗的電阻值時的電阻值的整數倍。

此外，由于通過對多個晶體管的開/關控制來調節總溝道寬度，所以晶體管的溝道寬度的變化影響輸出緩沖器的阻抗調節并且在阻抗中出現誤差。

在專利文件2中(日本未審專利申請公開No.2006-319968)，為了補償量化誤差，將補償單元設置在輸出驅動器中，所以增加了電路面積。

因此，本發明的一個目的在于提供能夠基于外部電阻器來調節電阻值的阻抗調節方法和具有阻抗可調的輸出緩沖器的半導體器件。

本發明的另一目的在于，提供能夠基于一個外部電阻器調節兩個電阻值的阻抗調節方法和具有阻抗可調的輸出緩沖器的半導體器件。

本發明的又一目的在于，提供實現減少外部電阻值和調節電阻值之間誤差的阻抗調節方法以及具有阻抗可調的輸出緩沖器的半導體器件。

本發明的再一目的在于，提供具有小面積的電路配置且具有阻抗可調的輸出緩沖器的半導體器件。

在如本發明實施例的半導體器件中，通過代碼生成器來檢測由外部電阻器和電阻調節器之間的電阻比確定的電勢。代碼生成器根據檢測結果調節用于電阻調節的代碼信號并將每個電阻調節器的電阻值調節成外部電阻。此外，通過用來將每個電阻調節器的電阻值調節成外部電阻器的電阻值的代碼信號，調節輸出緩沖器的電阻值。

在實施例的半導體器件中，通過利用代碼信號來調節輸出緩沖器的電阻值，可以將該電阻值調節成外部電阻器的電阻值。

附圖說明

圖1是根據本發明的半導體器件SD的示意圖。

圖2是如第一實施例的半導體器件SD1的示意圖。

圖3是示出第一類型的電阻調節器RA-a的配置的圖。

圖4是示出在第一電阻調節器RA-a的組合電阻值和上拉代碼PU之間關系的圖。

圖5是示出第二類型的電阻調節器RA-b的配置的圖。

圖6是示出在第二電阻調節器的組合電阻值和下拉代碼之間關系的圖。

圖7是示出代碼生成器CG的配置的圖。

圖8是如第二實施例的半導體器件SD2的示意圖。

圖9是示出在上拉代碼PU2和校正代碼CC2之間的關系的圖。

圖10是示出代碼生成器CG2的配置的圖。

圖11是示出輸出驅動器的例子的圖。

圖12是示出輸出驅動器DR2的電阻值的圖，輸出驅動器DR2可以通過驅動器DR2-1至DR2-3的開/關狀態的組合實現。

圖13是如第三實施例的半導體器件SD3的示意圖。

圖14是示出代碼生成器CG3的配置的圖。

圖15是如第四實施例的半導體器件SD4的示意圖。

圖16是如第五實施例的半導體器件SD5的示意圖。

圖17是如第六實施例的半導體器件SD6的示意圖。

圖18是如第七實施例的半導體器件SD7的示意圖。