[發明專利]半導體裝置

有效

• 申請號: 200910007019.8
• 申請日: 2009-02-03
• 公開（公告）號: CN101540196A
• 公開（公告）日: 2009-09-23
• 發明（設計）人: 上利武;佐藤廣利;赤井清恭;千田稔;中井宏明
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C5/14
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 臧霽晨;李家麟

技術區域?

本發明涉及半導體裝置，特別是涉及含有靜態型半導體存儲器的半導體裝置。?

背景技術

在低消耗功率用的半導體裝置中，存在設置切斷電源供給的待機模式(睡眠模式)的情形。待機模式中，只對存儲器單元SRAM(StaticRandom?Access?Memory，靜態隨機訪問存儲器)等的保持數據所需要的部分電路提供電源電壓。?

例如，在特開平11-219589號公報中所述的SRAM中，在進行數據保持的睡眠期間，切斷存儲器單元以及字線電位固定電路以外的電路的電源電壓的供給。字線電位固定電路為了防止字線電位變得不穩定而破壞存儲器單元的數據，在睡眠期間將字線固定于非選擇電平。?

特開2006-252718號公報公開了在待機模式時能夠以更低的消耗電力工作的半導體存儲裝置。該半導體存儲裝置使各字線驅動器的輸出節點成高阻抗狀態，以使得在待機模式時字線驅動器中不流過柵極漏電流。又，對于每一個字線，設有將字線固定于非有效電平用的半閉鎖電路。?

特開平07-244982號公報公開了在使半導體存儲裝置為非有效狀態的情況下(待機模式時)抑制過度流向字線的電流用的技術。該已有技術中，設置將多輸入邏輯門(行譯碼器)的輸出設定為將表示非選擇狀態的信號向字線輸出的邏輯電平用的設定裝置。而且設置切斷通過多輸入邏輯門從電源電位向接地電位流動的貫通電流的切斷裝置。?

另一方面，特開平07-254274號公報記載的已有技術，是在存儲器單元陣列與字線驅動電路陣列之間設置字線噪聲抑制電路陣列的技術。字線噪聲抑制電路抑制行解碼器的輸出節點的電位電平的變動。?

半導體裝置的工作模式從通常模式向待機模式轉換時，或從待機模?式向通常模式回歸時，有伴隨電源電壓的下降或升高發生噪音的情況。當發生的噪音從字線驅動器流向字線時，有使存儲器單元的存取晶體管導通而發生對存儲器單元的誤寫入的可能。上述已有技術不能夠完全防止由于這樣的噪聲造成的對存儲器單元的誤寫入。?

發明內容

本發明的目的在于，在工作模式有通常模式與待機模式的半導體裝置中，能夠防止工作模式切換時對存儲器單元的誤寫入。?

簡單地說，本發明是工作模式有通常模式和待機模式的半導體裝置，它具備電源部、存儲器單元陣列、多個字線驅動器、多個第1開關、第2開關以及控制電路。在這里，電源部生成第1以及第2內部電源電壓。存儲器單元陣列含有設置為行列狀的、利用第1內部電源電壓進行驅動的多個存儲器單元；以及對應于多個存儲器單元行而設置的多條字線。多個字線驅動器分別對應于多條字線而設置，并且分別由第2內部電源電壓進行驅動，使對應的字線為有效狀態。多個第1開關分別對應于多條字線設置，各開關連接于對應的字線與賦予基準電壓的基準節點之間。第2開關設置于對多個字線驅動器提供第2內部電源電壓用的電源線上。控制電路在工作模式從通常模式切換為待機模式時，使多個第1開關為導通狀態，使第2開關為非導通狀態，而后停止第2內部電源電壓的供給。又，控制電路在工作模式從待機模式切換為通常模式時，開始第2內部電源電壓的供給，其后使多個第1開關為非導通狀態，第2開關為導通狀態。?

如果采用本發明，在停止第2電源電壓的供給之前，預先使多條字線的電壓固定于基本電壓，切斷字線驅動器的電源線。又，在開始第2電源電壓的供給后，解除字線驅動器的電壓的固定，連接字線驅動器的電源線。因此，本發明的主要優點是能夠通過防止因通常模式與待機模式的切換而發生的噪音流入字線，防止對存儲器單元的誤寫入。?

本發明的上述目的以及其他目的、特征、形態以及優點能夠從參照附圖理解的有關本發明的下述詳細說明了解。?

附圖說明

圖1是表示本發明實施形態1的半導體裝置1的結構的方框圖。?

圖2是用于說明待機模式的SRAM3的動作的方框圖。?

圖3是工作模式轉換時的內部電源電壓SVDD、VDD以及控制信號WLPD的時序圖。?

圖4是表示實施形態1的SRAM3的結構的方框圖。?

圖5是更詳細表示圖4的SRAM3的結構的電路圖。?

圖6是表示半導體基板上的SRAM3的電路配置例的平面圖。?

圖7是概略表示半導體基板上的存儲器單元MC的配置例的電路圖。?

圖8是概略表示半導體基板上的存儲器單元MC的配置例的電路圖。?

圖9是概略表示圖8所示的沿L9-L9的剖面結構的圖。?